Временная диаграмма выходного сигнала блока вместе с сигналом на выходе выделителя фронтов приведена на рисунке 19.

Рисунок 19 – Сигналы на выходе выделителя I_{F n} фронтов и на

выходе узла синхронизации I_{g n}

3.5. Интегратор и формирователь элементарных посылок

Рисунок 20 поясняет работу интегратора. На нем показаны единичные отсчеты, управляющие работой интегратора, сигнал на входе интегратора (заштрихован) и сигнал на выходе интегратора Int_n. В момент прихода единичного отсчета интегратор обнуляется и начинается процесс цифрового интегрирования – накапливающего суммирования отсчетов входного сигнала. Результат интегрирования в конце интервала интегрирования используется для формирования элементарной посылки.

Рисунок 20 – Сигналы на входе и выходе интегратора и единичные отсчеты

В программной среде MathCad процесс цифрового интегрирования описывается следующим соотношением:

Формирование выходного сигнала демодулятора осуществляется следующим образом: в момент поступления единичного отсчета (I_{g n}=1) проверяется знак предыдущего отсчета на выходе интегратора. Если он положителен, то устанавливается постоянный положительный уровень, например, 1, а если он отрицателен, то постоянный отрицательный уровень, например, -1. При I_{g n}=0 сигнал на выходе формирователя остается неизменным.

Сказанное иллюстрируется временными диаграммами рисунка 21. На рисунке для сравнения вместе с выходным сигналом демодулятора приведен переданный сигнал. Стрелки показывают соответствие переданных и принятых элементарных посылок. Из рисунка видно, что принятый сигнал отличается от переданного только временным сдвигом.

Рисунок 21 – Временные диаграммы сигналов на выходе интегратора Int_n, на выходе

демодулятора X_n и временная диаграмма переданного сигнала x_n

3.6. Формирование испытательного сигнала при моделировании формирователя

сигнала DBPSK

Формирование случайной последовательности элементарных посылок, поступающей на вход формирователя, осуществляется в три этапа.

1.Моделируется счетчик, переменная которого периодически изменяется от нуля до n_v

_{, ,}

Временная диаграмма работы счетчика приведена на рисунке 22.

Рисунок 22 – Временная диаграмма работы счетчика

2.Формируется последовательность единичных отсчетов с периодом n_v (рисунок 23)

Рисунок 23 – Последовательность единичных отсчетов с периодом n_v

3.Формируется последовательность элементарных посылок с использованием функции генерирования случайных чисел в диапазоне от 0 до 1 rnd(1) (рисунок 24).

Рисунок 24 – Случайная последовательность элементарных посылок на входе

формирователя

4. Когерентный демодулятор сигнала dbpsk

4.1.Укрупненный алгоритм функционирования демодулятора

На рисунке 25 приведен укрупненный алгоритм функционирования когерентного демодулятора сигнала DBPSK. Этот демодулятор отличается от автокорреляционного демодулятора тем, что вместо автокорреляционного детектора применяется фазовый детектор с формирователем опорных колебаний (ФОК), а на выходе используется блок сравнения полярностей.

Узел синхронизации, интегратор и формирователь элементарных посылок такие же, как в автокорреляционном демодуляторе.

Временная диаграмма, поясняющая принцип когерентной демодуляции приведена на рисунке 26.

На временной диаграмме последовательно показаны: переданный сигнал в виде последовательности элементарных посылок (а), сигнал двухпозиционной ФРМ (б), опорное синусоидальное колебание, которое должно находиться в фазе или в противофазе с сигналом ФРМ на интервалах, соответствующих элементарным посылкам, (в), сигнал на выходе фазового детектора (г), последовательность единичных отсчетов на границах элементарных посылок (д), сигналы на выходе интегратора (е) и формирователя (ж), а также сигнал на выходе блока сравнения полярностей (и). Сигнал на выходе блока сравнения полярностей получается следующим образом: если на границе элементарных посылок, определяемой последовательностью единичных отсчетов I_{g n}, произведение текущего отсчета на предыдущий отрицательно, то формируется посылка негатива, в противном случае формируется посылка позитива

4.2. Фазовый детектор и формирователь опорных колебаний

Укрупненный алгоритм функционирования фазового детектора и формирователя опорных колебаний приведен на рисунке 27. В состав этого блока входят управляемый косинусно-синусный генератор УКСГ с цепью управления и квадратурный фазовый детектор, схема которого приведена на рисунке 28.

Рисунок 27 –Фазовый детектор и ФОК

Как видно из рисунка 27, отсчет входного сигнала поступает на 90-градусный фазорасщепитель ФР, на выходе которого действуют две компоненты сигнала: косинусная и синусная

,

,

где X_c – амплитуда сигнала, ₀ = 2F₀, F₀ – частота несущей, T_Д – интервал дискретизации, ₀ – постоянная начальная фаза сигнала, _сn – мгновенная фаза сигнала, изменяющаяся в процессе модуляции и принимающая два дискретных значения 0 и .

Управляемый косинусно-синусный генератор формирует две компоненты, сдвинутые друг относительно друга на 90 градусов: косинусную C_n и синусную S_n.

Если генератор выполнен на основе генератора пилообразных колебаний, то выходные сигналы генератора определяются следующими соотношениями:

где z _0n – отсчет пилообразного колебания, X_Г – амплитуда генерируемых колебаний, обычно принимаемая равной единице.

Рисунок 28 - Квадратурный фазовый детектор

Из схемы рисунка 28 следует, что выходные сигналы фазового детектора равны

Из рисунка 27 видно, что сигнал управления частотой УКСГ равен

.

Поскольку _сnпри двухпозиционной ФРМ может принимать только два значения 0 и, то 2_{c n}= 0.