Запись результатов:

(V30) RC[n-1]:=TZ;

(V16) RCH:=RC;

(V25) CPC:=CPC+n;

(V4) ZS(RAP):=RCH;

(V17) RCH:=R2;

(V24) RAP:=CPC;

(V4) ZS(RAP):=RCH.

Некоторые микрооперации можно совмещать, выполняя их за один такт в одной микрокоманде. Структурная схема микропрограммы с совмещением приведена на странице 15.

Структурная схема микропрограммы

(с совмещением)

Выборка команды:

(V1) RAP:=SK;

(V5) RCH:=ЧТ_ZC(RAP);

(V2) (V3) RK:=RCH; SK:=SK+1;

Выборка операндов:

(V8) (V9) RAP:=RK(A1), RARP:=RK(A2);

(V5) (V11) RCH:=ЧТ_ZC(RAP), RCHR:=ЧТ_RONS(RARP);

(V7) (V12) (V26) RAP:=RCH,R2:=RCHR, CPC:=RCH;

(V5) RCH:=ЧТ_ZC(RAP);

(V6) R1:=RCH;

Подготовка к процессу умножения:

(V18) (V19) (V20) TZ:=R1[n-1] XOR R2[n-1], SCH:=n, RB:=0;

(V22) R1[n-1]:=0, R2[n-1]:=0;

(V13) RA:= R1

(V21) RA:=0

(V14) (V23) RC:=П(1)( RA+RB), R3[n-1]:=( RA+RB)[0], R3:=П(1)R2,

SCH:=SCH-1 ;

Запись результатов:

(V25) (V30) CPC:=CPC+n, RC[n-1]:=TZ;

(V16) RCH:=RC;

(V4) ZS(RAP):=RCH;

(V17) (V24) RCH:=R2, RAP:=CPC;

(V4) ZS(RAP):=RCH.

Выводы

В результате выполнения данной работы была разработана структура центрального процессора для выполнения двухадресных команд умножения чисел с фиксированной точкой, представленных в прямом коде, со сдвигом суммы частичных произведений вправо. Реализована косвенная адресация для первого операнда и регистровая для второго операнда.

В процессе проектирования было подтверждено более высокое быстродействие регистровой адресации, требующей меньшее число тактов и подразумевающей использование более быстрой регистровой памяти.

Для координации работы процессора было организовано горизонтальное микропрограммное устройство управления. Данный тип УУ обеспечивает большую гибкость в реализации мультизадачных процессоров нежели аппаратное УУ, что позволяет использовать спроектированный ЦП для реализации большого спектра задач.

Для обеспечения высокого быстродействия УУ было организовано максимальное совмещение микроопераций, максимально возможное упрощение БФА, что также привело к минимизации требуемой памяти ЗУ.

В результате объединения некоторых сигналов под управление одного управляющего вентиля удалось сократить разрядность регистра микрокоманд.

Использование специального алгоритма расположения микрокоманд в памяти ЗУ обеспечило ещё большую экономию использованной памяти.

1 На структурной схеме ЦП регистр РК обозначен как PKK, а СК, как SK.

2 См. структурную схему

3 На структурной схеме обозначен, как RAP

4 Предполагается, что операнды хранятся в памяти в прямом коде и с фиксированной точкой.

5 Обозначены на структурной схеме, как RMK и RAMK соответственно

6 Логический вентиль — базовый элемент цифровой схемы, выполняющий элементарную логическую операцию, преобразуя таким образом множество входных логических сигналов в выходной логический сигнал

7 См. структурную схему

8 См. микропрограммное описание алгоритма умножения

9 Необходимость схемы задержки объясняется медленной работой ЗУ. Считывание в регистр РМК из ЗУ происходит гораздо медленнее, чем перезапись информации между регистрами. В связи с этим при отсутствии схемы задержки в РАМК может записаться неверная информация

10 На структурной схеме обозначен, как RCH

18