1.12.1.Параллельные регистры

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.

№36. Описать принципы построения и работу сдвигового регистра.

Покажем пример сдвига числа на один разряд вправо.

Суть сдвига состоит в том, что цифра, имевшаяся до сдвига в i-м разряде регистра, передается в соседний справа (i-1)-й разряд (т. е. значение четвертого разряда передается в третий разряд, значение третьего разряда - во второй разряд и т. д.). В крайний левый разряд заносится значение, подаваемое извне, а цифра крайнего правого разряда числа выдвигается из регистра во внешнюю цепь. Такого рода сдвиги числа вправо (либо влево) выполняются так называемым сдвиговым регистром.

Для построения сдвигового регистра чаще всего исполъзуются D-триггеры, управляемые одним фронтом синхронизирующего сигнала, но могут использоваться и другие типы триггеров, управляемые одним фронтом синхронизирующего сигнала, либо триггеры, построенные по принципу двухступенчатого запоминания информации.

Рассмотрим работу показанного на рис. 7.38,а сдвигового регистра, построенного на D-триггерах. Выход Q триггера каждого из разрядов подключен к входу D триггера соседнего более младшего разряда. Таким образом, при низком уровне синхронизирующего сигнала хранящееся в триггере значение разряда числа передается на вход триггера соседнего справа разряда и производит в нем подготовку управляющих цепей. В момент положительного фронта синхронизирующего сигнала каждый из триггеров устанавливается в состояние, соответствующее действовавшему на входе D сигналу, и число в регистре оказывается сдвинутым вправо на один разряд; в старший разряд заносится значение, подаваемое извне на вход D триггера этого разряда. На рис. 7.38,б показано содержимое регистра в процессе выполнения последовательных сдвигов вправо.

№37. Изложить механизмы преобразования последовательной формы числа в параллельную и обратно с помощью регистров.

Для преобразования данных из последовательной формы в параллельную, они сначала помещаются в сдвиговый регистр с помощью тактовых импульсов. Когда данные находятся в сдвиговом регистре, выходы отдельных триггеров контролируются одновременно, и данные направляются по назначению. Сдвиговые регистры могут выполнять арифметические операции, такие как умножение или деление. Сдвиг двоичного числа, хранящегося в сдвиговом регистре, вправо, даёт такой же эффект, что и деление этого числа на некоторую степень 2. Сдвиг двоичного числа, хранящегося в сдвиговом регистре, влево, даёт такой же эффект, что и умножение этого числа на некоторую степень 2. Сдвиговые регистры предоставляют простой и недорогой способ выполнения умножения и деления чисел. Сдвиговые регистры часто используются для временного хранения данных. Сдвиговые регистры, используемые для хранения данных, способны хранить одно или более двоичных слов. Для сдвиговых регистров, применяемых для этих целей, существуют три требования: во-первых, он должен быть в состоянии принимать и хранить данные, во-вторых, быть способен находить и читать эти данные по команде и, в-третьих, когда данные прочитаны, они не должны быть потеряны.

На рис.6 изображены внешние цепи, позволяющие сдвиговому регистру читать и обслуживать данные, хранящиеся в нём. Когда на линии чтения/записи высокий уровень, она позволяет поместить в сдвиговый регистр новые данные. После того, как данные помещены в регистр, уровень на линии чтения/записи становится низким, открывается элемент 2, позволяющий данным перезаписаться во время их чтения.

№38. Дать понятие счетчика и указать их назначение и области применения.

Счётчик – это цифровое устройство, определяющее сколько раз на его входе появился определённый логический уровень.

Подсчитывает переходы, содержащиеся во входном сигнале с 0 на 1.

Если входной сигнал имеет вид последовательности импульсов, то в счётчике будет храниться число поступающих импульсов.

Числа в счётчике представляются некоторыми комбинациями состояния триггеров.

Таким образом, счётчик представляет собой логическое устройство последовательного типа, в котором новое состояние определяется предыдущим и значением логической переменной на входе. Для хранения чисел в счётчике используется 2-ая или 10-ая Ссч..

При 2-ой Ссч соответствующие логические уровни на прямых входах триггеров определяют разряды чисел.

Если N-число триггеров, то счёт ведётся до .

Если Ссч 10-ая, то цифры в счётчике представляются в коде 8421, тогда для хранения каждого разряда числа необходимо 4 триггера и если разрядов в числе n, то N=4N.

№39. Описать устройство и работу суммирующего двоичного счетчика.

В двоичных счётчиках обычно предусматривают вход обнуления микросхемы R, который позволяет записать во все триггеры счётчика нулевое значение. Это состояние иногда называют исходным состоянием счётчика.

Рисунок 5. Четырёхразрядный двоичный счётчик

В суммирующем счетчике поступление на вход очередного уров­ня лог. 1 (очередного импульса) вызывает увеличение на одну еди­ницу хранимого в счетчике числа. Таким образом, в счетчике ус­танавливается число, которое получается путем суммирования пре­дыдущего значения с единицей. Это суммирование проводится по обычным правилам выполнения операций сложения в двоичной системе счисления.

В процессе суммирования имеют место следующие закономерности:

1. если цифра некоторого разряда числа остаётся неизменной или меняется с 0 на 1, то цифры более старших разрядов остаются неизменными.

2. если цифра некоторого разряда меняется с 1 на 0, то происходит инвертирование следующего, более старшего разряда.

Схема см. конспект.

Если на счётном входе С триггер действует импульс, то на его положительным фронтом переключается ведущая часть триггера, отрицательном - ведомая. Итак при каждом изменении сигнала на счётном входе с 1 на 0 изменяется состояние входа триггера на противоположный. Таким образом при отрицательном фронте входного сигнала происходит переключение следующего триггера более старшего разряда.

№40. Описать устройство и работу вычитающего и реверсивного счетчиков.

В вычитающем счётчике поступление очередного уровня лог.1 вызывает уменьшение на 1 в хранимом счётчике числа.

См. конспект

В вычитающем счетчике поступление на вход очередной лог. 1 (очередного импульса) вызывает уменьшение хранившегося в счет­чике числа на единицу.

Покажем примеры такого вычитания единицы:

Из первого примера видно, что если в младшем разряде чис­ла содержится 1, то получающееся в результате вычитания 1 чис­ло отличается от исходного лишь в младшем разряде.

Если в младшем разряде числа содержится 0, то процесс вы­читания сопровождается возникновением переносов. В отличие от операции суммирования, в которой перенос прибавляется в разряд, в который он поступает, в операции вычитания перенос имеет смысл заема из следую­щего, более старшего разря­да и вычитается из этого раз­ряда. Последовательная пере­дача таких заемов из разря­да в разряд продолжается до тех пор, пока в очередном разряде, в который передает­ся заем, не обнаруживается 1. Так, во втором из приведенных выше примеров такая 1 обнаружи­вается в четвертом разряде. В результате заема этой 1 в четвер­том разряде образуется 0, а занятая из этого разряда 1 передает­ся в третий разряд, где она имеет уже значение 2. Из этих двух единиц в третьем разряде остается одна, а другая передается во второй разряд, где она также приобретает значение 2 и т. д.

Таким образом, в результате вычитания часть числа левее пер­вого из разрядов, содержащих 1, остается неименной, цифры ос­тальных разрядов инвертируются.

Функционирование i-гo разряда счетчика при выполнении опе­рации вычитания единицы представлено в табл.3.22.

Из этой таблицы истинности следуют логические выражения:

Цифры разрядов C_i определяются тем же логическим выраже­нием, что и в суммирующем счетчике. Следовательно, как и в сум­мирующем счетчике, перенос должен подаваться на счетный вход, образованный соединением информационных входов J и К триг­гера. Отличие выражения p_i+1 (по сравнению с соответствующим выражением суммирующего счетчика) состоит в том, что вместо а_i использовано а_i -. Таким образом, в вычитающем счетчике на элементы И, формирующие переносы, подаются сигналы с инвер­сных выходов триггеров.

На рис. 3.46 показана схема вычитающего счетчика с последо­вательной передачей переносов. Для повышения скорости работы счетчика могут быть использованы последовательно-параллель­ные цепи передачи переносов. Вычитающий счетчик, как и сумми­рующий, имеет период циклической работы, равный 2^п импульсов.

Реверсивный счетчик - счетчик, допускающий в процессе ра­боты переключение из режима суммирования в режим вычитания, и наоборот. На рис. 3.47 приведена схема такого счетчика. В ней предусмотрены две цепи передачи переносов, одна из которых со­ответствует схеме суммирующего счетчика, другая — схеме вы­читающего счетчика. Управляющие сигналы Л и /₂ включают в работу одну или другую цепь.

При I₁=1 и I₂ = 0 оказывается закрытым элемент И₂ и, сле­довательно, отключена цепь передачи переносов режима вычита­ния. Счетчик работает в режиме суммирования. При I₁ = 0 и I₂ = 1 закрыт элемент И₁ и отключена, таким образом, цепь переда­чи переносов режима суммирования, счетчик работает в режиме вычитания.

№41. Изложить общие сведения о полусумматорах, их устройстве и использовании в цифровой вычислительной технике.

Полусумматор — логическая схема имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S,C, где S — это бит суммы по модулю, а C — бит переноса. Однако, как можно заметить, для построения схемы двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) необходимо иметь элемент, который суммирует три бита A, B и C, где C — бит переноса из предыдущего разряда, таким элементом является полный двоичный сумматор, который как правило состоит из двух полусумматоров и логического элемента 2ИЛИ.