- •Архитектура эвс (8 часов)
- •1.2. Вычислительная система.
- •1.3. Основные характеристики и области применения эвм различных классов.
- •1.4. Структуры машинных команд. Основные стадии выполнения команды. Базовая система машинных операций. Адресация.
- •2. Функциональная и структурная организация процессора (8 часов)
- •2.1. Центральный процессор вычислительной машины, управляемый микропрограммой.
- •Устройства управления с программируемой логикой
- •Устройство управления с жесткой логикой
- •Машины с сокращенным набором команд
- •2.2.2. Многопроцессорные системы. Сопроцессоры. Процессоры цифровой обработки сигналов. Транспьютеры. Матричные процессоры.
- •Сопроцессоры
- •Процессоры цифровой обработки сигналов
- •Транспьютеры
- •Матричный процессор
- •2.3. Организация эвм (6часов)
- •2.3.1. Иерархическая структура памяти. Основная память машины. Сверхоперативное запоминающее устройство. Внешняя память, расслоение памяти.
- •2.3.2. Ассоциативная память. Организация кэш памяти. Структура. Алгоритмы замены.
- •2.3.3. Страничная и сегментная структура памяти.
- •2.4. Организация обмена данными в эвм (6 часов)
- •2.4.1. Программный обмен данными. Организация прерываний. Прямой доступ в память.
- •2.4.2. Организация ввода-вывода. Сопроцессоры ввода-вывода. Периферийные устройства.
- •2.4.3. Архитектурные особенности организации эвм различных классов.
- •1. Способы обмена данными. Принцип программного обмена данными. Обмен по прерываниям. Обмен в режиме прямого доступа к памяти.
- •2.4.3. Архитектурные особенности организации pc различных классов
- •6. Сети эвм (2 часа)
Устройство управления с жесткой логикой
Управляющее устройство с «жесткой» логикой управления операционным блоком, то есть реализованное аппаратно, представляет собой так же как и УУ с программируемой логикой, конечный автомат. Для каждой операции, задаваемой, например, кодом операции команды на входе, строится набор комбинационных схем, которые в нужных тактах возбуждают соответствующие управляющие сигналы. Иначе говоря, строится конечный автомат, в котором необходимое множество состояний реализуется на запоминающих элементах, а функции переходов и выходов А и В реализуются с помощью комбинационных логических схем. В УУ с программируемой логикой управляющие сигналы подаются в операционный блок непосредственно с ПЗУ. Логические схемы УУ вырабатывают распределенные во времени управляющие, функциональные сигналы. В отличие от УУ с хранимой в памяти последовательностью операций у этих автоматов можно изменить логику работы только путем переделок схем автомата. Типичная структурная схема УУ с жесткой логикой показана на рис.2.1.5. В состав схемы входят регистр кода операции РгКОП, являющийся частью регистра команд, счетчик тактов СчТ, дешифратор тактов ДшТ и дешифратор КОП - ДшКОП, а также логические схемы ЛС образования управляющих функциональных сигналов. На СчТ поступают сигналы от блока синхросигналов, и счетчик с каждым сигналом меняет свое состояние. Состояния счетчика представляют номера тактов, изменяющиеся от 1 до n. ДшТ формирует на i-м выходе единичный сигнал при i-м состоянии счетчика, то есть во время i-го такта.
Рисунок 2.1.5. Структура устройства управления с «жесткой» логикой
ДшКОП вырабатывает единичный сигнал на j-м выходе, если должна исполняться j-я команда. Если на ЛС поступают две лог. «1» с ДшКОП и ДШТ, образуется управляющий сигнал. ЛС образования управляющих сигналов для каждой команды возбуждают формирователи управляющих функциональных сигналов для выполнения требуемых в данном такте микроопераций. Принцип построения ЛС образования управляющих сигналов поясняется на рис. 2.1.6, где показан фрагмент ЛС, обеспечивающей выработку управляющего сигнала Vк в i-м и n-м тактах выполнения j-ой команды. В общем случае значения управляющих сигналов зависят еще и от осведомительных сигналов u, отражающих ход вычислительного процесса - признаки, слово состояния и др. Для реализации этих зависимостей элементы, представленные на рис. 2.1.6, берутся многовходовыми и на них заводятся показанные пунктиром требуемые сигналы логических условий. Если, например, необходимо, чтобы при выполнении j-ой команды управляющий сигнал Vк появлялся в i-м такте только при значениях осведомительных сигналов u1=0 и u3=1, а в n-м такте всегда, то на логическую схему, вырабатывающую Vк, необходимо подать сигналы u1, и u3 . Недостатком рассмотренных схем является одинаковое число тактов для всех команд. Это требует выравнивания числа тактов исполнения команд по наиболее «длинной» команде, что ведет к непроизводительным затратам времени. Для устранения этого недостатка ЛС строят с использованием нескольких счетчиков тактов. Однокристальные наборы МП серий К536, К580, К581, К586, К588, К1801 и К1810 имеют УУ с жесткой логикой управления операционным блоком.
Рисунок 2.1.6. Схема образования управляющих сигналов в зависимости от осведомительных сигналов