Глава 3. Последовательные цифровые устройства — цифровые автоматы.
Мы упоминали выше, что автомат запоминает своё предшествующее состояние, и оно также рассматривается как входной параметр.
3.1. Цифровые триггерные схемы
Триггер – цифровой автомат, меняющий устойчивое состояние на выходе на противоположное устойчивое состояние (0 на 1 / 1 на 0) под воздействием входных сигналов.
Как правило, триггер имеет 2 выхода – прямой и инверсный, и два стабильных состояния на этих выходах – 0 и 1, хотя, возможен и n-ичный триггер. Триггер сохраняет уровни сигнала на выходах до следующего, изменяющего сигнал, входного воздействия, таким образом, представляет собой энергозависимое запоминающее устройство. Схема триггера содержит одну или несколько обратных связей.
Т
риггеры
бывают динамическими и статическими.
Если на выходе динамического триггера
выставлена 1 – она представляет из себя
последовательность импульсов определённой
частоты (см. рис. 23), для статического
триггера единица – непрерывный уровень
сигнала.
Рис. 23. Временная диаграмма динамического триггера.
Основу для триггера – запоминающий элемент, проще всего представить в виде двух связанных инверторов, изображённый на рис. 24. По рисунку видно, что, логические уровни выходов сохраняются при наличии питания.
Для того, чтобы подобная схема стала триггером, нам надо научиться выставлять нужные нам уровни логических выходов, т. е., добавить в схему управляющие входы (например, как на рис. 25).
С
татический
асинхронный RS – триггер.
На рис. 25 изображён RS-триггер на базе элементов ИЛИ-НЕ. R-вход – устанавливает 0 на Q-выходе (от англ. Reset –сброс), S-вход – устанавливает 1 на Q – выходе (от англ. Set – установка).
Рассмотрим подробнее схему работы RS-триггера.
Напомним, что логический элемент ИЛИ-НЕ выдаёт 0 на выходе при наличии 1 хотя бы на одном из входов (см. таблицы истинности логических функций).
Пусть R=1, S=0 – тогда
Q=0,
=1
(т. к. Q=0,
S=0).
Пусть R=0, S=1 – тогда Q=1, =0.
Пусть R=0, S=0 – тогда Q=Qпредидущее, = . Это режим хранения, на выходе триггера сохраняются уровни, установленные до перехода в этот режим.
Пусть R=1, S=1 – тогда Q=0, =0. Это неустойчивый режим, сразу после установки прямого и инверсного выходов в одинаковое состояние (в данном случае 0) ячейка памяти триггера сбросит выходы в одно из устойчивых состояний за счёт наличия обратной связи, причём выбор устойчивого состояния произволен (зависит от временных характеристик элементов схемы). Этот режим называется запрещённым состоянием триггера, некоторые современные RS-триггеры умеют сохранять 00 на выходах за счёт ряда схемотехнических решений. На рис. 26 приведена таблица состояний RS-триггера. Q(t) – состояния выхода до прихода соответствующих входных сигналов, Q(t+1) – состояние выхода после входного воздействия.
R |
S |
Q(t) |
Q(t+1) |
Режим |
0 |
0 |
0 |
0 |
Режим хранения информации R=S=0 |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
1 |
Режим установки единицы S=1 |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
Режим установки нуля R=1 |
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
- |
R=S=1 запрещённое состояние |
1 |
1 |
1 |
- |
Р
ис.
26
Рис. 27
На рис. 27, 28 представлены принципиальная схема и таблица состояний RS-триггера на базе И-НЕ элементов. Обратите внимание, входы триггера инвертированы и поменяны местами!
|
|
Q(t) |
Q(t+1) |
Режим |
0 |
0 |
0 |
- |
R=S=0 запрещённое состояние |
0 |
0 |
1 |
- |
|
0 |
1 |
0 |
0 |
Режим установки нуля R=1 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
1 |
Режим установки единицы S=1 |
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
0 |
R=S=1 режим хранения информации |
1 |
1 |
1 |
1 |
Рис. 28
Статический синхронный RS – триггер.
Р
ис.
29
В реальной схеме смена входных логических уровней не происходит мгновенно, да к тому же возможны помехи, это вызывает ненужные перепады на информационных выходах триггера. Дополнительный вход С, добавленный к RS-триггеру (см. рис. 29), позволяет уменьшить вероятность несанкционированных перепадов входного сигнала, т. к. сигнал теперь считывается только при С=1 (С выставляется в 1 чуть позже, чем приходят R и S, таким образом, R и S получают некоторое время, для того, чтобы перейти в новое состояние, когда С=0 на входы триггера может поступать что угодно, это никак не отражается на состоянии выходов). Синхронным называется триггер, запоминающий входные воздействия только при установленном в 1 входе синхронизации. На рис. 30 даны УГО асинхронного и синхронного RS-триггеров.
Рис. 30
С
инхронный
RS-триггер с динамическим
управлением.
Рис. 31
И так, синхронный RS-триггер решает вопрос неустойчивости выходного сигнала во время спада и нарастания входного сигнала. Но, по-прежнему, существует проблема помехи. Мы выставляем С=0 и далее Q определяется комбинацией входных сигналов, но, если на вход придёт помеха, а С при этом равняется 1 – помеха повлияет на выходной сигнал, что явно не способствует устойчивости схемы с подобным устройством внутри. Чтобы минимизировать вероятность описанного выше негативного влияния помехи были придуманы триггеры с динамическим управлением. На рис. 31 изображена схема (слева) и УГО (справа) синхронного RS –триггера с динамическим управлением. Направление стрелки на УГО показывает, что триггер управляется фронтом импульса (обратное направление – спадом), вместо стрелки бывают изображены / и \ для фронта и спада соответственно.
Принцип действия:
Посмотрев на схему, мы видим, что её правая часть есть не что иное, как простой RS-триггер. Левая часть схемы – управляющая. Будем обозначать логические блоки парами слева на право. При С=0 на выходах обоих элементов второй пары формируется 1, что соответствует режиму хранения информации. При установке С в 1 один из логических элементов второй пары получит на входе три единицы, на выходе у него, соответственно, будет 0 (учитываем наличие запрещённого состояния, см. выше). На втором элементе второго блока будет 1, мы имеем либо режим установки 1, либо режим установки 0 для третьего блока, такая ситуация сохраняется, пока С не станет равным 0.
Таким образом, Синхронный RS-триггер с динамическим управлением записывает информацию только по фронту (в рассмотренном случае), или спаду тактового импульса.
Двухтактный синхронный RS-триггер (он же – RS-триггер со структурой мастер-помощник).
Д
ругим
способом увеличения помехоустойчивости
RS-триггера является его
двухступенчатое исполнение. На рис. 32
представлена принципиальная
Рис. 32
схема двухтактного RS-триггера, на рис. 33 – его временная диаграмма и УГО. (Временная диаграмма – графический способ представления таблицы состояний в виде графиков зависимостей уровня сигнала от времени).
Видно, что двухтактный триггер состоит из двух однотактных и инвертора, соединяющего их С-входы. Таким образом, подавая 1 на С-вход, мы открываем первый триггер на запись информации, одновременно заблокировав второй (инвертор перевернёт С-сигнал, и на синхронизирующий вход второго триггера поступит 0). Когда же синхронизирующий сигнал станет равным 0 – первый триггер (принимающий, хозяин) закроется для записи информации, а второй (запоминающий, помощник) – откроется, и то, что было записано в первый триггер, попадёт во второй.
П
одобная
система решает проблема помех решается
исходя из предположения о том, что за
время, предоставленное первому триггеру,
все помехи пройдут, и в нём окажется
адекватная информация, которая и будет
переписана во второй триггер. Важной
особенностью двухтактного триггера
является задержка информационного
сигнала на время, равное длительности
тактового сигнала. Надёжность подобного
решения меньше, чем у динамических
триггеров, но структура мастер-помощник
нашла важное применение в цифровой
технике, в частности, для построения
Т-триггеров – основы для счётчиков.
Рис. 33
JK-триггер.
И так, мы рассмотрели некоторые возможные решения проблемы помехоустойчивости RS-триггера. Теперь поговорим о запрещённом состоянии.
На рис. 34 представлена схема
JK-триггера (J
– jump, прыжок, К – keep,
хранить), видно, что от рассмотренного
выше двухтактного RS-триггера
он отличается наличием двух обратных
связей с выходов помощника на входы
мастера. Принцип работы довольно прост,
рассмотрим только случай J=K=1
(т. к. остальные случаи аналогичны
RS-триггеру, а эта комбинация
в RS-триггере запрещена).
На одном из выходов триггера-помощника
имеется нулевой уровень (выходы же
взаимно-инверсны, как ему там не иметься),
он, за счёт обратной связи, заблокирует
соответствующий входной элемент (т. е.,
подав на вход И-НЕ 0 на выходе мы получаем
всегда единицу, независимо от остальных
входов). Второй же вход установит выходы
триггера помощника в инвертированное
состояние (т. к. обратные связи перекрестные,
то блокируется вход накрест, а я надеюсь,
вы уже заметили, что единичный сигнал
на входе рассматриваемых триггеров
устанавливает в 1 соответствующий
выход). Поскольку JK-триггер
построен на основе двухтактного триггера,
то он тоже имеет задержку. JK-триггер
часто называют универсальным, т. к. на
его основе несложно построить другие
т
ипы
триггеров. Рис. 35, 36 – таблица состояний
и УГО, соответственно.
Рис. 34
J |
K |
Q (t) |
Q (t+1) |
Р ежим |
0 |
0 |
0 |
0 |
Режим хранения информации |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
0 |
Режим установки нуля |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
1 |
Режим установки единицы |
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
1 |
Инверсия выходов, счётный режим |
1 |
1 |
1 |
0 |
Рис. 35
Рис. 36
Рис. 37. Динамический JK-триггер и его УГО.
Другие типы триггеров.
Синхронный D-триггер (от англ. delay – задержка) – триггер, выставляющий на выход значение входного информационного сигнала с задержкой по синхронизирующему импульсу (см. рис. 38,39).
D |
Qn |
Qn+1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
Р
ис.
38
Рис. 39
Если на D подать 0 и С при этом 1, то на Q будет выставлена 1, если подать 0 – выставится 0, вопрос в том, что ничего не изменится на выходах до прихода следующего синхроимпульса. Поскольку, по входу С обычно микросхемы синхронизируют между собой, постольку , иногда, в D-триггер добавляют ещё один вход V, дублирующий С, он нужен для дополнительного управления триггером. При наличии V-входа запись информации возможна только при V=C=1, при нулевом V значение триггера сохраняется независимо от синхроимпульсов. D-триггер – простейшая ячейка оперативной памяти.
Для большей помехоустойчивости, D-триггер может быть построен на базе динамического или двухтактного триггеров (на рис. 40 сверху и снизу соответственно).
Рис. 40
Т-триггер (от time – время) – триггер с единственным входом (это синхровход), меняет своё состояние по фронту каждого синхроимпульса. На рис. 41 представлены: схема, временная диаграмма и УГО Т-триггера. Т-триггер делит частоту входного импульса на 2.
Рис. 41
Рис. 42
Н
а
рис. 42 представлена схема Т-триггера на
двух D-триггерах. По сути,
это триггер мастер-помошник. Т-триггер
также, как и D-триггер,
может иметь необязательный разрешающий
вход V, тогда он называется
TV-триггером (рис. 44).
Рис. 43. Т-триггер с динамическим управлением.
Рис. 44
Рис. 45. Схемы различных
триггеров на основе JK.
Рис. 46. Несколько триггеров на одной схеме.
Триггер Шмитта – два компаратора, либо инвертор, с положительной обратной связью (рис. 47). По сути, не триггер, да и не цифровой элемент, т. к. вход у него аналоговый. На рис. 50 изображена передаточная характеристика триггера Шмитта (инвертирующего), при понижении входного напряжения до точки Uпор2, выход триггера устанавливается в 1, сохраняя свой уровень, пока входное напряжение не превысит Uпор1. Триггер Шмитта назван триггером, т. к. обладает свойством запоминать информацию, применяется для выравнивания сигнала.
Рис. 47
Р
ис.
48. Применение триггера Шмитта – подавление
дребезга кнопок (выравнивание сигнала).
Р
ис.
49. Уго триггер Шмитта.
Рис. 50