Плата п6

В состав пла­ты входят:

- Блок ввода данных (операндов К и В); рода S операций, выполняемых АЛУ; адресов А ячейки памяти ОЗУ). Блок состоит из кнопки SВ1, формирователя F и счетчика D10. Для ввода данных (лю­бого четырехразрядного числа) нажимают необходимое число раз на кнопку SВ1. Набранное число с выходов D10 через мультиплексор D2 может поступать в общую шину, которая подключена к информационным входам всех оперативных регистров, а также к блоку индикации БИ. Для контроля по БИ за набираемым числом необходимо мультиплексор (D2) переключить для приема чисел с входов X. Это осуществляется подачей на адресный вход А микросхемы D2 логического сигнала 0 (кнопка SВ2 не нажата);

- арифметическо-логическое устройство (АЛУ), в качестве кото­рого использовано типовое АЛУ на ИМС К155ИПЗ (D9). Значения операн­дов К и В, а также кодов выполняемых операций S подаются от соот­ветствующих регистров (D5, D6, D7), управляющий сигнал М (логичес­кие или арифметическо-логические операции) - от тумблера SА4, сиг­нал переноса Р₀ - от тумблера SА5. На индикацию (светодиод НL9) вы­водится сигнал переноса Р₀ в старший разряд (переполнение разрядной сетки). Результат операции, выполненной АЛУ, записывается в регистр-аккумулятор (D10), совмещенный со счетчиком блока ввода данных. Для перевода D10 в режим регистра-аккумулятора на вход V микросхе­мы D10 подают логический 0. Этому режиму соответствует свечение светодиода НL7;

- блок оперативных регистров RG -S , RG - К, RG -В, RG - А (D7, D5, D6, D8) в которые может быть записана необходимая инфор­мация с общей шины. Для записи этой информации на вход С соответст­вующего регистра подается управляющий сигнал с уровнем логической I. Контроль этих сигналов осуществляется светодиодами НL4, НL2, НL3, НL-5;

- оперативное запоминающее устройство ОЗУ, выполненное на ИМС К155РУ2 (D4) и четырех инверторах D11.1 -D11.4. ОЗУ емкостью 16 четырехразрядных слов. Выбор необходимого слова - адресный с по­мощью сигналов А4 – А1. Информация по выбранному адресу записывает­ся с общей шины (входы D4 -DI) по сигналу записи W=0. Этот ре­жим сопровождается свечением светодиода НL6. При W=1 (HL8 не светится) ОЗУ находится в режиме считывания информации. Так как ИМС ОЗУ имеет только инверсные выходы, то для работы с информацией в прямом коде поставлены дополнительные инверторы D11.1 - D11.4. Для передачи информации с выхода ОЗУ в общую шину необходимо на ад­ресный вход А мультиплексора общей шины (ИМС D2) нажатием кнопки SВ2 подать сигнал с логическим уровнем I. Этому режиму соответствует светящийся светодиод НL1;

- дешифратор кода команд на ИМС D1 и DЗ, переключателях SА1, SА2, SАЗ и SВ3. В зависимости от набранного переключателями SА1 - SАЗ кода, при нажатии кнопки SВ3 на одном из семи используе­мых выходов дешифратора D1 появится сигнал с уровнем логического 0. Сигналы с выходов "0" – “4”, проинвертированные в ИМС D3, поступают на входы С регистров D5 - D8 и вход R счетчика D10 (высоким уров­нем). Наличие этих сигналов контролируется по свечению индикаторов ГL2 - НL6 и определяет режим записи информации с общей шины в соот­ветствующий регистр (сигналы "0" –“3”) или режим сброса (установки выходов в "0") счетчика ввода информации (сигнал "4"). Сигналы с "5" и "6" выходов дешифратора D1 поступают на управляемые устройст­ва без дополнительной инверсии. Однако для индикации этих режимов на светодиоды НL7 и НL9 они проходят через инверторы D3.6 и D11.6. Коды всех команд и соответствующая им индикация приведены в табл. 2.

Таблица 2- Режим работы дешифратора кода команд

№ п/п	Команда	Код команды			Такт SB3	Управляемое Устройство и Его вход	Светящийся диод
		SA3	SA2	SA1
1	2	3	4	5	6	7	8
1	Запись информации с общей шины в регистр операнда К АЛУ	0	0	0	0	D5 Вход С	HL2
2	Запись информации с общей шины в регистр операнда В АЛУ	0	0	1	0	D6 Вход С	HL3
3	Запись информации с обшей шины в регистр кода операций АЛУ	0	1	0	0	D7 Вход С	HL4
4	Запись информации с общей шины в регистр адреса слова ОЗУ	0	1	1	0	D8 Вход С	HL5
5	Установка в ноль счетчика блока ввода инфор­мации	1	0	0	0	D10 Вход R	HL6
6	Установка режима “параллельная запись в регистр-аккумулятор (счетчик блока ввода информации)”	1	0	1	0	D10 Вход V	HL7
7	Установка режима "запись" в ОЗУ	1	1	0	0	D4 Вход W	HL8
8	Запрет на передачу команд	Х	Х	Х	1	-	Индикаторы НL2-НL8 не светятся

Примечание: Х - любое значение (0 или I).

Карта 6-1 позволяет исследовать АЛУ. При не нажатой кнопке SВ2 общая шина подключается к выходу счетчика D10. Набирая любую необходимую информацию (кнопкой SВ1), контролируемую по индикатору НG1, переписывают её в регистры кода операций или операндов. Вывод информации из АЛУ на индикатор HG1 осуществляют сигналом, подаваемым на вход V микросхемы D10.

Карта 6-2 предназначена для исследования модели микропроцес­сора с встроенным ОЗУ и мультиплексированием общей шины. Возможные режимы работы описаны в таблице 2. Индикация содержимого ячейки ОЗУ обеспечивается при нажатой кнопке SВ2, (в этом случае светится светодиод НL1).

Карта 6-3 предназначена для исследования ОЗУ и мультиплексно­го способа организации общей шины. Является упрощенным вариантом карты 6-2, в которой исключено АЛУ и сопровождающие его регистры.

МЕТОДИКА ЭКСПЕРИМЕНТА И ПОРЯДОК ВЫПОЛНЕНИЯ

РАБОТ

Лабораторная работа № 1. Исследование основных логических эле­ментов и простейших комбинационных устройств.

Лабораторная работа проводится совместно с семинаром по этой теме (продолжительность занятий 2-3 часа).

Работа проводится на плате П1 с технологическими картами 1.1 - 1.9. На этих картах изображены принципиальные схемы исследу­емого устройства в виде соединений логических элементов, выполняющих какие-то логические функции λ. Задача студента: манипулируя переключателями, составить таблицу истинности исследу­емого устройства, определить логическую функцию и записать её че­рез операции И, ИЛИ и НЕ, определить тип каждого логического элемен­та, входящего в устройство.

В ходе лабораторной работы исследуются:

- элемент И-НЕ для положительной логики или ИЛИ-НЕ для отрица­тельной логики (карта 1-1);

- элемент ИЛИ-НЕ для положительной логики или элемент И-НЕ для отрицательной логики (карта 1-3);

- элемент И (карта 1-2); '

- элемент ИЛИ (карта 1-4);

- элемент ИСКЛЮЧАЮЩЕЕ ИЛИ (карта 1-5);

- элемент НЕРАВНОЗНАЧНОСТЬ (карта 1-6);

- трехразрядное устройство проверки на ЧЕТНОСТЬ (карта 1-7);

- устройство СРАВНЕНИЯ двух двухразрядных чисел (карта 1-8);

- двоичный одноразрядный сумматор (карта 1-9)'.

При подготовке к работе необходимо:

1. Изучить основы алгебры логики. Выписать основные логические функций двух переменных и основные законы алгебры логики.

2. Ознакомиться с элементной базой ТТЛ. Зарисовать принципиаль­ную схему базового элемента ТТЛ. Уметь объяснить его работу.

3. Зарисовать условно-графические обозначения изучаемых логи­ческих элементов.

4. Продумать и зарисовать в тетради схемотехническую реализацию всех логических функций (И, НЕ, ИЛИ, исключающее ИЛИ, ИЛИ-НЕ) на элементах типа И-НЕ.

5. Зарисовать в тетради схемы комбинационных устройств, реали­зующих функцию четности, функцию сравнения двух пар чисел, а такие одноразрядный сумматор.

6. Подготовить заготовку протокола измерений лабораторной работе №1.

Методика выполнения работы:

1. Последовательно используя технологические карты, исследовать работу изучаемых логических устройств. Комбинации входных сигналов набирать с помощью тумблеров SА1 - SА4.

2. По результатам исследований составить таблицы истинности для каждого устройства.

3. Определить реализуемые функции.

При отчёте студент должен уметь:

1. определять реализуемую логическую функцию на основе таблицы истинности.

2. правильно проставлять в поле отображения логического элемента определенный символ, соответствующий реализуемой логической функции.

3. синтезировать на основе базовой логики полный одноразрядный сумматор, 4-разрядный сумматор, схемы сравнения 2-ух много разрядных двоичных чисел, схемы передачи информации в двунаправленных линиях с минимальным их количеством.

4. решать задачи синтеза логических автоматов, реализующих практические функции, например: стиральная машина, робот по переносу деталей, кофеварка и т.д. (синтезируется электрическая схема управления).