- •Ведение
- •1. Элементы биполярных интегральных схем
- •1.1.Биполярный полупроводниковый транзистор
- •1.1.1. Теория p-n-перехода в условиях равновесия
- •1.1.3. Вольт-амперная характеристика р - n-перехода
- •1.1.4. Качественный анализ работы биполярного транзистора
- •1.1.5. Статические характеристики транзистора в схеме с об
- •1.1.6. Статические характеристики в схеме с оэ
- •1.1.7. Статические параметры транзисторов
- •1.1.8. Биполярный транзистор как четырехполюсник
- •1.1.9. Особенности дрейфовых транзисторов
- •1.2. Интегральные резисторы
- •2. Полевые транзисторы на основе структур металл — диэлектрик –полупроводник (мдп)
- •2.1. Устройство мдп транзистора
- •2.2. Качественный анализ работы мдп транзистора
- •2.3. Уравнение для вольт-амперных характеристик мдп транзистора
- •Модуляция длины канала
- •Эффект подложки
- •Пробой в мдп транзисторах
- •2.4. Характеристики мдп транзистора
- •2.5. Статические параметры мдп транзистора Крутизна вольт-амперной характеристики
- •Внутреннее, или динамическое, сопротивление
- •Сопротивление затвора
- •2.6. Частотные свойства мдп транзистора
- •3. Соединения и контактные площадки
- •4. Базовые схемы логических элементов на биполярных и полевых транзисторах
- •5. Разработка топологии ис
- •6. Разработка фотошаблонов для производства имс
- •7. Технологический процесс
- •7.1. Эпитаксия кремния
- •Эпитаксия из газовой фазы
- •Легирование при эпитаксии
- •7.2. Формирование диэлектрических слоев
- •Маскирующие свойства слоев диоксида кремния
- •Термическое окисление кремния
- •Плазмохимическое окисление кремния
- •Покрытия из нитрида кремния
- •7.3. Диффузионное легирование в планарной технологии
- •7.4. Ионное легирование
- •7.5. Литографические процессы
- •7.6. Металлические слои
- •Методы распыления в вакууме
- •7.7. Основные этапы технологического цикла (Пример)
- •6. Разработка профильной схемы технологического маршрута имс.
- •7. Заключение.
- •8. Список цитируемой литературы.
- •Календарный план
- •Реферат
- •Примерный перечень тем курсовых проектов
- •Библиографический список
- •394026 Воронеж, Московский просп., 14
7.7. Основные этапы технологического цикла (Пример)
Биполярные интегральные схемы в основном применяются в быстродействующих запоминающих устройствах и логических схемах, используемых в вычислительных системах.
Рассмотрим основные технологические этапы производства биполярных ИС на примере создания n-p-n транзистора.
1 этап. В качестве исходного материала используют слаболегированные подложки p- типа, ориентированные по плоскостям (100) или (111). На подложке формируются скрытый низкоомный слой n+ кремния, предназначенный для уменьшения сопротивления коллектора и, следовательно, уменьшающий рассеиваемую в нем мощность, и низкоомный n- слой эпитаксиального кремния, задающий достаточно высокое напряжение пробоя коллектор - база (рис.7.15).
Рис. 7.15
Для реализации этого проводят следующие технологические операции:
окисление кремниевой подложки, используемой в качестве маскирующего слоя для диффузии скрытых слоев,
вскрытие контактных окон,
ионная имплантация мышьяка или сурьмы в контактные окна для формирования скрытого n - слоя,
термический отжиг для разгонки легирующей примеси в глубь кремниевой подложки (отжиг проводят в окисляющей атмосфере). При этом вследствие разницы в скоростях окисления незащищенной поверхности скрытого слоя и окружающей его окисленной поверхности подложки по периметру скрытого слоя образуется ступенька, т. е. этот слой несколько заглублен по отношению к остальной поверхности. Ступенька используется в дальнейших технологических операциях в качестве метки совмещения),
удаление окисла со всей поверхности подложки,
нанесение эпитаксиального n- слоя кремния.
Рис.7.16
На 2 этапе производства ИС (рис.7.16) на поверхности кремния формируют двухслойный диэлектрик, состоящий из двуокиси и нитрида кремния. Слой Si3N4 толщиной 100 нм является маской при последующем окислении кремния, а SiO2 толщиной 50 нм служит для минимизации числа дефектов в кремнии (уменьшает величину механических напряжений и защищает поверхность полупроводника).
Затем проводят фотолитографию для определения положения изолирующих областей транзистора
Рис.7.17
На 3 этапе (рис.7.17) поверхность, не защищенную фоторезистом, подвергают травлению, удаляя при этом двухслойный диэлектрик и частично - эпитаксиальный слой. На этом же этапе проводят ионную имплантацию бора в протравленные участки для формирования областей, ограничивающих распространение канала и по ЛОКОС технологии формируют слои изолирующего окисла. Увеличение уровня легирования p- подложки под изолирующим окислом предотвращает инверсию типа проводимости поверхности полупроводника и, следовательно, возможное установление электрической связи между скрытыми слоями соседних приборов.
Рис.7.18
4 этап. После удаления фоторезиста подложки подвергаются термическому окислению до тех пор, пока весь эпитаксиальный слой, не защищенный пленкой Si3N4, не проокислится (рис. 7.18). Затем слой нитрида кремния селективно удаляют с сохранением слоя двуокиси кремния.
Далее на поверхность наносится фоторезист и осуществляется ионная имплантация бора для формирования области базы. Начиная с этого этапа, высокотемпературные или длительные отжиги не производят для избежания разгонки мелких p-n переходов, необходимых при производстве СБИС, на большие глубины. Имплантация проводится через пленку окисла, поэтому процесс каналирования ионов примеси ослабевает и исчезает необходимость в проведении последующего после имплантационного отжига в окисляющей атмосфере.
Рис.7.19
5 этап производства - формирование контактных окон к областям эмиттера, коллектора и базы, которые могут быть вскрыты одновременно с помощью одного шаблона (рис.7.19). В этом варианте формирования ИС разделение между эмиттерным и базовым контактами определяется заданным минимальным расстоянием между металлическими контактами, а не этапом совмещения, что определяет относительно малую площадь, занимаемую транзистором, и, следовательно, снижает сопротивление базы.
Рис.7.20
На 6 этапе (рис7.20.) формируют эмиттер и высоколегированную область коллектора. Заметим, что подвергаемая ионной имплантации площадь эмиттера определяется размером вскрытого в окисле окна. Легирование осуществляется низкоэнергетичными ионами мышьяка для уменьшения глубины их проникновения в полупроводник.
После ионной имплантации примесь разгоняют на желаемую глубину в почти инертной атмосфере. Образующуюся при этом над контактными областями эмиттера и коллектора окисную пленку удаляют в разбавленном растворе HF.
Далее на поверхность подложки наносят слой Si3N4, защищающий поверхность прибора от попадания подвижных ионов натрия. Для формирования контактов в нитриде кремния впоследствии вскрываются окна. Процесс вскрытия окон осуществляют с использованием еще одного процесса фотолитографии или с применением самосовмещения. В последнем варианте проводят электрохимическое травление нитрида кремния. В местах контакта с кремнием он путем анодирования превращается в двуокись кремния, стравливаемую впоследствии в плавиковой кислоте, а в местах контакта с SiO2 остается неизменным.
Рис.7.21
На заключительном этапе (рис.7.21) проводится металлизация и покрытие прибора слоем фосфосиликатного стекла. В качестве контактного слоя при металлизации обычно используют PtSi, а верхний слой металлизации формируют из TiPt
8. СТРУКТУРА И СОДЕРЖАНИЕ КУРСОВОГО ПРОЕКТА
Курсовой проект включает следующие части:
1. Содержание.
2. Введение.
Во введении освещаются задачи, решаемые в ходе выполнения проекта на фоне основных задач микроэлектроники.
Теоретическая часть. ( Литературный обзор).
Содержит сравнительный анализ возможных способов реализации разрабатываемого элемента на уровне электрической схемы и структурном уровне. Обосновывается выбор базовой схемы и базовой технологии изготовления ИС.
4. Электрическая схема базового элемента.
4.1 Описание работы электрической схемы.
5. Структура и топология разрабатываемого элемента.
5. 1. Расчет (оценка) толщин (глубины залегания) слоев активных элементов.
5.2. Расчет (оценка) геометрических размеров активных и пассивных элементов.
5.3. Оптимальное размещение элементов на подложке.