конмпект лекций

		х
х	х	y
		&
tз1		t
		tз2

х

t

tз1

y

t

tз2

Рисунок 66. Схема ограничения длительности сигнала

2.2.4 Динамический двухтактный CRSтриггер

Динамический двухтактный CRS - триггер состоит из двух однотактных, называемых, соответственно мастер и помощник (master-slave).

41

S
&	&	&	&
				Q	S
C						TТ	Q
	&				C
&		&	&	Q			Q
					R
R
а) упрощенная схема				б) условное обозначение

в) временные диаграммы сигналов

Рисунок 67. Динамический двухтактный CRSтриггер

2.2.5 D и T триггеры, счетчики на Т – триггерах

D - триггер выполняется на базе CRS – триггера с входным инвертором, обеспечивающим парафазный код на SR – входах.

	S	T	Q		Q
C				D Т
	C
D	R		Q	C	Q
	а) упрощенная схема			б) условное обозначение

Рисунок 68. D – триггер с динамическим управлением

42

Таблица 14

Операционная таблица D – триггера

C	D	Qn+1
1->0	любой	Qn
0->1	0	0
0->1	1	1

Т - триггер выполняется на базе CRS – триггера, охваченного перекрёстными обратными связями.

S	T	Q		T	Т	Q
C
R		Q				Q
а) упрощенная схема				б) условное обозначение
			Рисунок 69. Т – триггер
							Таблица 15
		Операционная таблица Т – триггера
			T		Qn+1
			1->0		Qn
			0->1		Qn
T Т		Q0 T Т		Q1 T Т	Q2 T Т		Q3
T		Q0			Q2		Q3
				Q1

Результат :

Рисунок 70.Счетчик на четыре разряда

Рисунок 70.1. Реверсивный счетчик

2.2.6 Регистры

Регистрами называют устройства, выполняющие следующие операции над словами данных:

приём,

43

выдача, хранение, сдвиг,

поразрядные логические операции.

Регистры могут быть однотактные и многотактные, параллельные и последовательные, сдвигающие, однофазные и парафазные, с динамическим или статическим управлением. Элементом регистра является триггер.

	X0	D	Т		Y0
				Q0		t
		C
	X1					Принять
		D	Т	Q1	Y1	t
		C
			…			Q0 … Q7
	X7				Y7	t
		D	Т	Q7
		C				Выдать
	Выдать					t
	Принять
						Y0 … Y7
						t
	а) упрощенная схема					б) временная диаграмма

Рисунок 71. Статический восьмиразрядный регистр с динамическим управлением

2.3 Устройства внутренней памяти

Классификация устройств памяти может быть выполнена по различным критериям:

1.По месту расположения в системе: внешняя и внутренняя. Несмотря на то, что в современных МПС такое деление носит условный характер (и те и другие устройства размещаются в системном блоке), терминология осталась. Так к устройствам внешней памяти относят, прежде всего, накопители, а к устройствам внутренней – микросхемы памяти, расположенные на системной плате. Кроме этого устройства внешней памяти - всегда с поблочным доступом (для дисковых устройств – это кластер), а внутренней - с доступом к каждому элементу памяти – кодовому слову. Информационный обмен с устройством внешней памяти чаще всего происходит через «посредника» - систему портов (и организован, как правило, с помощью системы прерываний), реже - через систему прямого доступа к памяти. Далее речь пойдёт только об устройствах внутренней памяти.

2.По функциональности устройства внутренней памяти разделяют, прежде всего, на ROM (read only memory – «память только для чтения») -

энергонезависимую и RAM (random access memory – «память

44

произвольного доступа») - энергозависимую. Внутри каждой из этих категорий устройства различаются по технологии изготовления, элементной базе.

3.По организации устройства памяти разделяются на : устройства с одномерной адресацией (2D – устройства);

устройства с одномерной адресацией и селектором данных (2DM – устройства);

устройства с двумерной адресацией (3D - устройства). Разновидностью 3D – устройств являются микросхемы с мультиплексированием адресного слова.

2.3.1 Основные параметры устройств (микросхем) памяти

К основным параметрам устройств памяти принято относить следующие характеристики :

1.Ёмкость (бит или байт);

2.Организация (N x M). Здесь N – количество кодовых слов, M – разрядность кодового слова. Кодовым словом (или ячейкой памяти) называется группа запоминающих элементов, к которым возможно только одновременное обращение.

3.Время доступа на чтение (Read)

a0 …a n-1

		t
			a0	ROM	d0
CS
		t	an-1
			RD		dm-1
RD	t1	t4
			CS
		t
d0 dm-1		t3
		t2
		t

tдоступа

Рисунок 72. Диаграммы сигналов для микросхемы плоской ROM – памяти. Временем доступа (на чтение) для микросхем памяти принято считать интервал от подачи разрешительного уровня последнего из управляющих сигналов до появления информации на выходных линиях. Интервал t1 предназначен для отстройки от переходных режимов на линиях адреса, t2 - на время срабатывания дешифратора, t3 – для ограничения продолжительности сигнала «Чтение», t4 – для ограничения продолжительности сигнала CS.

4. Время цикла адреса

45

tадреса

a0 …a n-1

t

d0		t3	t4
	dm-1
				t
					a0
		t2			an-1
CS					d
			t		WR
				RD=0
		t1			CS
WR
			t
		t5

…	SRAM
	SRAM
SRAM	d’
	d’ …
	d’

Рисунок 73. Диаграммы сигналов для одноразрядной микросхемы SRAM – памяти

Непосредственно запись данных в запоминающие элементы микросхем осуществляется, как правило, по обратному фронту сигнала WR.

2.3.2 Технологии изготовления ROM – памяти

По физическим принципам хранения данных и технологии изготовления запоминающего элемента устройства ROM – памяти делятся на следующие основные группы:

Масочная ROM. На первом этапе формируется заготовка, каждый разряд которой воспроизводится однотипной схемой. На втором этапе, который может быть выполнен только один раз и только на прецизионном оборудовании «лишние» элементы выжигаются с помощью лазерного луча или потока электронов. «Нужные» элементы при этом прикрываются специальным экраном – маской (отсюда и название технологии) Экономически целесообразна для больших тиражей. Основные типы:

диодная,

транзисторная биполярная,

транзисторная полевая;

Программируемая ROM (PROMprogrammable) :

диодная с высокоомной перемычкой,

диодная со встречно включёнными диодами Шоттки,

транзисторная на базе многоэмиттерных npn транзисторов;

Стираемая программируемая (EPROM - erasable). В настоящее время, практически, не выпускается, хотя в действующих устройствах встречается довольно часто:

на базе ЛИЗМОП (Металл – оксид – полупроводник с лавинной инжекцией заряда) транзисторов;

46

Электрически стираемая программируемая (EEPROM или E2PROM - electrical erasable PROM) :

на базе двухзатворных ЛИЗМОП – транзисторов;

на базе МНОП – транзисторов;

Разновидностью EEPROM устройств памяти являются FLASH – устройства, которые, в свою очередь, делятся на :

Flash-File-Memory – устройства, Boot-Block-Flash-Memory – устройства,

страта-флэш (Strata Flash) – устройства.

Основной формой организации устройств ROM – памяти, как правило, является одномерная или одномерная с селектором данных. Варианты исполнения основных запоминающих элементов ROM – устройств памяти будут приведены в разделах 2.3.4 – 2.3.5.

Общим достоинством ROM - устройств памяти является возможность экономии питания ( с соответствующим снижением тепловыделения), что в итоге повышает надёжность микросхем. Таким образом наиболее распространённым режимом работы ROM - устройств памяти является режим импульсного питания, в котором специальным коммутатором (управляемым дешифратором адреса) питание подключается к той микросхеме, к которой в данный момент выполняется обращение.

2.3.3 Технологии изготовления RАM – памяти

По принципам, положенным в основу хранения данных устройства RAM – памяти делятся на два основных типа:

Статические (SRAM) или триггерные;

Динамические (DRAM) или емкостные.

При этом статическая память является более сложной, энергоёмкой и дорогой. В среднем на один разряд здесь приходится 8 - 10 транзисторов. При этом отсутствует служебный режим, в котором запоминающий элемент недоступен. Термин статическая, характеризующий этот вид памяти, определяется тем, что информация в подобных устройствах сохраняется при снижении тактовой частоты вплоть до нулевых значений.

В микросхемах динамической памяти на один разряд данных приходится в среднем 4-6 транзисторов. Это делает их менее энергоёмкими и более дешёвыми. При этом быстродействие динамического элемента памяти ограничено необходимостью восстановления его заряда с периодичностью раз в 60-300 мсек. На разных этапах развития выполнялась это всё менее

затратными способами:

-системой прямого доступа к памяти;

-специализированным контроллером;

-системой скрытой регенерации, которая выполняет восстановление заряда емкостного элемента во время циклов шины, свободных от обращений к памяти.

47

Влюбом случае, именно из динамических элементов комплектуется основная часть внутренней RAM - памяти современных компьютерных систем.

Всвою очередь, SRAM – устройства различаются по технологии выполнения схемы триггера:

-ТТЛ, ТТЛШ или ЭСЛ схемы;

-МОП и КМОП – схемы.

Впервом случае микросхемы обладают наивысшим среди RAM – устройств быстродействием, но очень энергоёмки. В связи с этим они используются, как правило, только в качестве промежуточных буферов относительно небольшого объёма (caсhe - память).

При выполнении триггера на КМОП – транзисторах память получается достаточно медленной, но крайне экономной по затратам энергии. Основное предназначение подобных устройств – CMOS – память.

2.3.3.1Запоминающий элемент статической памяти на полевом транзисторе

	Выбор столбца
			Uп
		R1	R2
		R3	R4
	VT1	VT2	VT4
		VT3
Выбор строки	&
			d
Рисунок 75. Запоминающий элемент SRAM n-МОП памяти

В представленной схеме VT2	и	VT3	составляют
последовательностную схему, VT1 и VT4	ключи,	R3 и R4	ограничивают
ёмкостные токи в момент открытия ключевых транзисторов.

2.3.3.2Запоминающий элемент статической памяти по комплементарной технологии

48

	Выбор столбца
			VT5	VT6	Uп
		R1			R2
Выбор	&	VT1	VT2	VT3	VT4
строки					d

Рисунок 76. Запоминающий элемент SRAM КМОП памяти

2.3.3.3Запоминающий элемент динамической памяти

Вкачестве примера динамической памяти рассмотрим принципы, положенные в основу работы однотранзисторного конденсаторного запоминающего устройства (КЗУ). Здесь полевой транзистор с изолированным стоком выполняет функции и ключа и хранителя заряда на ёмкости, образованной между землёй и изолированным стоком. Для повышения величины этой ёмкости в качестве диэлектрика используют

оксид титана (TiO2), имеющий диэлектрическую проницаемость в 20 раз большую, чем SiO2. Тем не менее ёмкость запоминающего элемента (Cзэ) оказывается существенно меньше, чем распределённая ёмкость линии записи

–считывания, которая объединяет запоминающие элементы одного разряда

микросхемы (Cлзс). Поэтому при выборе соответствующего запоминающего элемента и его коммутации на линию записи – считывания (ЛЗС) заряд этого элемента (в случае хранения единицы) перераспределяется между ёмкостями

Cзэ и Cлзс и не приводит к существенному увеличению потенциала ЛЗС.

По этой причине перед каждым обращением к матрице запоминающих элементов выполняют т.н. предзаряд ЛЗС, как правило, до

половины Uп. При последующей коммутации ЗЭ по знаку отклонения напряжения от этого уровня усилитель – регенератор устанавливает, что было записано в элементе, формирует 0 или 1 на входе триггера – повторителя и производит восстановление соответствующего потенциала на ёмкости транзистора.

49

		Выбор
исток	затвор	Cлзс
n	n p	Cзэ
	подложка	Линия записи -
		считывания
		Усилитель –
		регенератор
		d
а) бесстоковый nМОП транзистор		б) упрощенная схема ЗУ

Рисунок 77. Однотранзисторное КЗУ

Uп

Uп/2	∆U1
	∆U2
		t
	t 0 t 1

Рисунок 78. Диаграммы напряжений на ЛЗС

2.3.4 Запоминающие устройства с одномерной адресацией (2D)

Особенностью наиболее простой - одномерной организации памяти является соответствие формата матрицы запоминающих элементов (МЗЭ) формату самой микросхемы:

d0

x0

a0 ROM

a0

DC

…

МЗЭ

…

x2n-1

an-1

…

2n х m

an-1

ym-1 ...

y0

CS

CS

E

Сигнал

m –разрядный

d m-1

«выбор кристалла»

RD

RD

буфер СВИ

d m-1

...

d0

Сигнал «прочитать»

а) Условное изображение

б) Структурная схема

Рисунок 79. ROM - память формата 2n × m

50