конмпект лекций

3.1Цифроаналоговые преобразователи

Впромышленных МПС основными периферийными устройствами являются цифроаналоговые и аналого-цифровые преобразователи.

Цифроаналоговые преобразователи формируют сигнал в виде напряжения или тока, функционально связанный с входным кодом:

I

	b0
входной	ЦАП
код

bn-1	Rн		U

I = f ( bn-1, . . . b0 )

Рисунок 97. Цифро-аналоговый преобразователь ЦАП подразделяются:

по виду выходного сигнала токовый выход; выход напряжения;

по принципу получения выходной величины сложением токов; сложением напряжения; делением напряжения;

по управляющему коду двоичный код двоично-десятичный код

по разрядности входного слова.

3.1.1	ЦАП со сложением токов
	b2		b1	bo			I∑	выход
							Rн	bi
	o	1	o	1	o	1
		I2						n-МОП
				I1			I0
								вход

Рисунок 98. ЦАП со сложением токов При выполнении источников тока «взвешенными» по основанию 2

получаем:

Ii = I0 2i ;

I∑ = ∑bi Ii = ∑bi I0 2i = N I0 .

61

3.1.2 ЦАП со сложением напряжений

b2	b1			bo	E0
	E2		E1
	1	1			1
0	0			0

Rн U∑

Рисунок 99. ЦАП со сложением напряжения

Источники ЭДС в данном случае также необходимо выполнять

взвешенными:

Ei = E0 2i

В таком случае напряжение на выходе:

U∑ = N E0

3.1.3 ЦАП с делением напряжений

Как источники тока, так и источники ЭДС достаточно сложно сделать тех параметров, которые требуют преобразователи, основанные на сложении величин. Несколько проще выполнить «взвешенными» сопротивления

b2	b1	bo
0	0	0
1	1	1
		U∑ Rн
R2	R1	R0
Eоп

Рисунок 100. ЦАП с делением напряжения

На представленной схеме:

Ri = R0 2i;

R∑ = ∑(1-bi) Ri;

U∑ = Uоп Rн /( Rн +∑(1-bi) Ri) = Uоп Rн /( Rн +∑ Ri - ∑bi Ri) = = Uоп Rн /( Rн +7 R0 - ∑bi R0 2i) = Uоп Rн /( Rн + (7-N) R0).

Работа схемы сводится к шунтированию сопротивления, соответствующего разряду входного слова со значением 1.

3.1.4 ЦАП на основе резистивной матрицы R-2R

Технологически проще изготовить преобразователь, в котором используется только два номинала резисторов. Такого рода преобразователь работает на принципе сложения токов, но выходной сигнал формирует в виде напряжения.

62

R	R
E0 2R	2R	2R	2R
b2	b1		bo

Rос

a Uвых

b

Рисунок 101. ЦАП на основе резистивной матрицы R-2R

Uвых = I∑ · Rос = (E0/R) · Rос ·∑bi·2i /2n = (E0 ·Rос/ R ·2n ) · ∑bi·2i = ЕМР·N I∑ = ∑ I0·bi·/ 2n-i

I0= E0/ R N = ∑bi·2i

Работа схемы основана на свойствах операционного усилителя, включенного по схеме инвертирующего усилителя с отрицательной обратной связью.

3.1.4.1 Упрощенная модель операционного усилителя

Как известно, основу операционного усилителя (ОУ) составляет дифференциальный каскад (или «токовый ключ»).

Uвх-	+Uп			|Uвых| < |Uп|
			Uвых
Uвх+
			-Uп	Uвых= К ·Uдифф
				Uдифф= Uвх+ - Uвх-
			Uвых

+Uп

Uдифф

-Uп

Рисунок 102. Упрощенная модель операционного усилителя Вследствие того, что |Uп| < 15 В, а коэффициент усиления К= 104 - 106 ,

Uдифф < 0,1 мВ. Для рассматриваемой схемы это означает, что входные напряжения Uвх+ и Uвх- , практически совпадают. В связи с этим:

точки входов операционного усилителя (a, b) можно считать электрически единой точкой:

Rос

Uвх-	a	Uвых

b

Uвх+

Рисунок 103. Включение ОУ с отрицательной обратной связью Следовательно входное сопротивление матрицы R – 2R не зависит от

состояния ключей (распределения токов между входом Uвx- и землёй) и равно R. Соответственно, входной ток Io = Eo/R = const.

63

I0	R	R	R
	2R	2R	2R	R

a=b

Рисунок 104. Электрический эквивалент матрицы R-2R

выходное напряжение в схеме с отрицательной обратной связью определять на основе схемы замещения:

	I∑		Rос
		a=b	Uвых= I∑ ·Roc

Рисунок 105. Формирование выходного напряжения

3.1 Аналого-цифровые преобразователи

Аналого-цифровые преобразователи предназначены для преобразования электрических величин в цифровой код. Чаще всего входной величиной является напряжение. Основными видами АЦП являются интегрирующие и прямого преобразования.

В интегрирующем АЦП преобразование выполняется тремя последовательными операциями:

U вх

			Квантование (округление ) до заданных величин
Выборка входного значения в дискретные моменты	времени				Кодирование

Y0

Yn-1

Рисунок 106 . Этапы преобразования При этом частота дискретизации должна по меньшей мере в два раза

превосходить наибольшую частоту в спектре входного сигнала. Величина

1/2n определяет разрешающую				способность, а интервал [–h/2 … h/2]
определяет шум квантования, если h – шаг квантования.
Структура АЦП интегрирующего типа представлена на следующем
рисунке.
							T	Q0
		ГТИ
Uвх					&		Т
		П						Qn-1

F = f(Uвх)

Рисунок 107. Структура АЦП

Основным элементом АЦП прямого действия (или параллельного типа) является аналоговый компаратор, выполненный на дифференциальных усилителях.

64

Источник опорного напряжения

Резистивный делитель		Компаратор на дифференциальных усилителях		Преобразователь	кодов
		Uвх
		Результат:		yn-1	y0

3U0

R/2
R	&
	1
R	1
	Результат:
R/2
	Uвх

а) Структурная схема

б) АЦП на два разряда

Рисунок 108. АЦП параллельного типа

4 Микропроцессорный счетчик электроэнергии

Реализация цифрового счётчика электрической энергии требует специализированных микросхем, способных производить перемножение сигналов напряжения и тока с преобразованием полученного результата в частоту следования импульсов. Общее количество импульсов подсчитывается микропроцессором. Он же обеспечивает сервисные функции: дистанционный доступ к счётчику, к информации о накопленной энергии и другие. Наличие цифрового дисплея, управляемого от микроконтроллера, позволяет программно устанавливать различные режимы вывода информации, например, выводить на дисплей информацию о потреблённой энергии за каждый месяц, по различным тарифам и так далее. На рисунке представлена структурная схема простейшего цифрового счетчика электроэнергии:

	ТН
	Датчик	ROM/ RAM	EEPRO
	напряжения
	Преобразователь	Микропроцессор	Контроллер
	мощность->частота		ввода-вывода
	ТТ	Контроллер
	Датчик тока
		ЖКИ
	ЖКИ
			Внешняя
			магистраль
	Рисунок 109. Структурная схема

При такой структуре микропроцессору требуется суммировать число импульсов, выводить информацию на дисплей и осуществлять её защиту в аварийных режимах. Рассматриваемый счётчик фактически представляет собой цифровой аналог существующих механических счётчиков, приспособленный к дальнейшему усовершенствованию.

Сигналы, пропорциональные напряжению и току в сети, снимаются с датчиков и поступают на вход преобразователя. ИС преобразователя

65

перемножает входные сигналы, получая мгновенную потребляемую мощность. Этот сигнал поступает на вход микропроцессора, преобразующего его в Вт·ч и, по мере накопления сигналов, изменяющего показания счётчика. Возможные сбои напряжения питания приводят к необходимости использования EEPROM для сохранения показаний счётчика.

Алгоритм работы программы для такого счётчика довольно прост. При включении питания микроконтроллер конфигурируется в соответствии с программой, считывает из EEPROM последнее сохранённое значение и выводит его на дисплей. Затем контроллер переходит в режим подсчёта импульсов, поступающих от ИС преобразователя, и, по мере накопления каждого Вт·ч, увеличивает показания счётчика :

Начало

Конфигурирование контролеров

Считывание последней записи из EEPROM

Вывод показаний на дисплей

Нет	Импульс
	поступил ?

Да

Инкремент счетчика

Вывод показаний на дисплей

Нет

Записать в

EEPROM ?

Да

Запись в EEPROM

Рисунок 110. Алгоритм программы

5Микропроцессорная система на базе 8-разрядного процессора

5.1Общая характеристика и упрощенная схема микропроцессора

Микропроцессор Intel 8080 (отечественный аналог КР580ВМ80 ) представляет собой 8-разрядный микропроцессор, выполненные по n-МОП –

технологии по схеме операционный блок с аккумулятором. Основные характеристики процессора :

-длина слова - 8 бит;

-адресуемая память 64К ( шина адреса 16 разрядов);

-пространство ввода – вывода 256 портов ( младшие 8 разрядов шины адреса);

-ширина шины данных 8 разрядов;

-количество вводов - -выводов 40;

66

- количество программно доступных регистров – 10;
- тактовая частота 2 Мгц;
- длительность выполнения команды 2-8.5 мкс;
- режимов адресации памяти -4;
5.1.1 Структурная схема:
Выходной буфер
				Внутренняя магистраль данных (8 бит)
			A	RGB	F	регистр КОП	MS
			RGA				РОН
						DC КОП	PC
d7	…	d0
								SP
К шине данных
		Схема управления и синхронизации
Reset DBIN WR HOLD HLDA INT INTE WAIT READY					CLC1	CLC2
Шина управления			Схема приращения/уменьшения адреса				a15	…	a0
					Выходной буфер		К шине адреса
		Рисунок 111. Структурная схема Intel 8080

Регистровая модель:

AF

BC

D	E
H	L

PC

SP

Регистры А, В, С, D, E, H, L образуют группу регистров общего назначения (РОН), F- регистр флагов, SP - указатель стека (stack pointer - содержит адрес вершины), а PC - программный счетчик (program counter - содержит адрес следующей выполняемой процессором команды). Регистры SP и PC имеют размер по 16 бит (два машинных слова), поскольку непосредственно используются для адресации памяти.

Специфическое назначение у регистра А - аккумулятора. Как правило, он используется для хранения результата операции и неявно присутствует в качестве операнда некоторых команды.

Особым приемом в работе микропроцессора является использование для хранения информации сразу пары регистров. При

67

этом размер двоичных данных увеличивается до 16 разрядов. Такие пары образуют регистры В и С, D и E. Кроме этого, пара регистров H и L часто используется для косвенной адресации ячейки памяти (т.н. М - ячейка). Регистр F называется флаговым и состоит из разрядов, сохраняющих признаки результата выполненной процессором команды :

Номер разряда	7	6	5	4	3	2	1	0
Регистр F:	S	Z		А		Р		С

Процессор имеет также отдельный триггер, регулирующий работу процессора с периферийными устройствами, который называется триггер прерываний (ТП). Единичное значение разрешает, а нулевое – запрещает процессору реагировать на сигналы, поступающие на вход INT. Для программного управления этим триггером в составе процессора есть команда EI ( установить ТП в 1) и DI ( установить ТП в нуль).

В описании команды процессора обычно, кроме выполняемого действия, указывается, какие из флагов данная команда выставляет:

S (signal flag)-флаг знака (0- положительный, 1- отрицательный);

Z (zero flag)- флаг нуля (0- ненулевой, 1- нулевой результат);

А (additional carry)- флаг дополнительного переноса (из третьего в четвёртый разряд);

Р (parity flag)- флаг четности (0- нечетное,1-четное количество единиц в результате);

С (carry flag)-флаг переноса (из старшего разряда результата);

Пару регистров А и F часто называют регистром PSW (processor status word - слово состояния процессора ).

5.1.2 Описание интерфейса микропроцессора

Линии питания (4): Земля (0В); +5 В; +12 В; - 5 В.

Входные управляющие сигналы (6)

RESET - сигнал сброса. При единичном значении этого сигнала выходные буферы микропроцессора переходят в высокоимпедансное состояние и обнуляется регистр PC. Процессор начинает работу с команды RST0, расположенную по нулевому адресу памяти.

68

CL1 и CL2 - сигналы синхронизации от генератора тактовых импульсов. При одинаковой частоте сигналы имеют разный профиль:

		CL1	t1 clc1
				t
		CL2
			t1 clc2	t0 cl2 = 2 t1 cl1
	t0 clc2
				t	= t1 cl1
				t1 cl2
		T	T

Рисунок 112. Сигналы синхронизации

По фронту и спаду сигнала CLC2 синхронизируются сигналы «внутри» машинного такта. ГТИ может генерировать также сигнал уменьшенной (в 2 раза относительно рабочей) частоты для тактирования устройств ввода-вывода.

HOLD(удержание) - «захват шин» - запрос на монопольное владение шиной от контроллера (или устройства) ПДП.

INT - запрос аппаратного прерывания. Может быть задействовано 7 запросов, каждый из которых обрабатывается соответствующей командой рестарта RST1-RST7, так как RST0 зарезервирована для начального старта процессора.

READY – готовность (0) информации на ШД к вводу в процессор. Выходные управляющие сигналы (6) :

SYNC - сигнал синхронизации, свидетельствующий о начале каждого машинного цикла. Фактически означает, что на ШД процессором выгружен байт состояния;

WAIT - такт ожидания;

DBIN – (data bus input) приём с шины данных: информация с ШД принимается процессором;

WR – запись : процессором на ШД выгружена информация, предназначенная для записи в память или внешнее устройство; INTE - подтверждение запроса прерывания;

HLDA (hold acknowledge - признать удержание)– подтверждение запроса «захват шин».

Выходные линии шины адреса ( а0 - а15 ). Двунаправленные линии шины данных (d0 – d7).

5.1.3 Форматы команд и режимы адресации памяти.

Режимами адресации памяти называют способы задания операндов в командах процессора:

Регистровая адресация – наиболее простой вид адресации. В команде указывается имя регистра, содержимое которого является операндом команды;

MOV A,B

69

Непосредственная адресация – операндом команды является число, используемое в качестве источника данных. Допускается число записывать в различных системах счисления ( без суффикса – десятичное, с суффиксом “h” – шестнадцатеричное, с суффиксом “b” - двоичное );

MVI A, 12h

Регистровая косвенная – содержимое пары регистров (в команде указывается первый из регистров пары) используется, как адрес ячейки памяти.

LDAX B;	A<- [BC]
LDAX D;	A<- [DE]
STAX B;	A-> [BC]
STAX D;	A-> [DE]

Разновидностью косвенной регистровой адресации является технология использования т.н. М-ячейки. Так в общем случае называется байт адресуемого пространства памяти, адрес которого в данный момент содержится в паре

регистров HL;
MOV M,A	[HL] <- A
MOV B,M	B <- [HL]

Прямая адресация – в команде указывается адрес ячейки памяти ( или порта ввода – вывода ), содержимое которой является операндом;

LDA 800h ;	A <- [800h]
STA 800h ;	A -> [800h]

5.2 Структурная схема комплекса

					I8080
					WAIT		a0
							a15
		Схема			INT
					INTE
	прерываний
						HLDA
						HOLD
	тумблер
	шаг/авт		READY			DBIN
						WR
					RESET		d0
							d7
				CL1	CL2		SYNC

ГТИ

Схема управления шиной

	Шина адреса				. . .
	Схема ПДП	ССИ	RAM		ROM
	MemRD	. . .
	MemWR
bd	Буферированная шина
					. . .
bd	данных
	i/o RD			порт А	Клавиатура,
		Контроллер		порт В	светодиоды,
	i/o WR				тумблеры,
		ввода-вывода			динамик
				порт С

70