- •Часть 2. Вычислительные системы. Лекция 23. Классификация систем параллельной обработки данных.
- •Сеть с топологией кольцо
- •Литература
- •Лекция 24. Классификация мультипроцессорных систем по способу организации основной памяти.
- •Лекция 25. Обзор архитектур многопроцессорных вычислительных систем.
- •Лекция 26. Направление развития в высокопроизводительных вычислительных системах.
- •Универсальные системы с фиксированной структурой
- •Направления развития микропроцессоров
- •Системы с фиксированной структурой из серийных микропроцессоров
- •Специализированные системы с фиксированной структурой
- •Специализированные системы с программируемой структурой
- •Технологическая база развития современных архитектур
- •Архитектуры многопотоковых процессоров
- •Кластер Green Destiny
- •Программируемый микропроцессор
- •Однородные вычислительные среды
- •Литература
- •Однокристальный ассоциативный процессор сам2000
- •Литература
- •Однокристальный векторно-конвейерный процессор sx-6
- •Литература
- •Лекция 27. Принципы построения телекоммуникационных вычислительных систем.
- •2.Компоненты телекоммуникационной системы
- •3. Типы телекоммуникационных сетей.
- •4. Топологии вычислительной сети.
- •5. Модем
- •Часть 3. Вычислительные сети. Лекция 28. Эталонная модель взаимодействия открытых систем.
- •Лекция 29. Локальные вычислительные сети.
- •10Base-2 или тонкий Ethenet
- •10Base-5 или толстый Ethenet
- •2.2.2. Компоненты сети
- •2.2.3. Проводная сеть в умном доме(LexCom Home)
- •Лекция 30. Беспроводные сети на основе службы gprs.
- •Чем привлекательна эта технология?
- •Передача данных: gprs и gsm
- •Что дает абоненту технология gprs?
- •Принципы построения системы gprs
- •Терминальное оборудование gprs
- •Скорости передачи в системе gprs
- •Перспективы развития услуг на базе gprs
- •Перспективы пакетной передачи данных
- •Gprs модемы существуют в нескольких исполнениях:
- •Лекция 31. Беспроводные сети Radio-Ethernet.
- •Заключение
- •Лекция 32. Беспроводные локальные сети на основе Wi-Fi - технологии. Введение.
- •Архитектура, компоненты сети и стандарты
- •Организация сети
- •Физический уровень ieee 802.11
- •Канальный уровень ieee 802.11
- •Типы и разновидности соединений
- •2. Инфраструктурное соединение.
- •4. Клиентская точка.
- •5. Соединение мост.
- •Список использованной литературы:
Литература
Т. Кохонен. Ассоциативная память. М.: Мир, 1980.
Амамия М., Танака Ю. Архитектура ЭВМ и искусственный интеллект. М.: Мир, 1993.
3.Smith D., Hall J., Miyake K. The CAM2000 Chip Architecture. Rutgers University, http://www.cs.rugers.edu/pub/technical-reports.
Однокристальный векторно-конвейерный процессор sx-6
Микропроцессор создан по 0,15-микронной КМОП-технологии с медными проводниками и содержит приблизительно 57 млн. транзисторов. Основными компонентами микропроцессора являются скалярный процессор и 8 идентичных векторных устройств. Скалярный процессор имеет суперскалярную архитектуру с 4 результатами за такт и использует 128 64-разрядных регистров. При частоте 500 МГц пиковая производительность скалярного процессора составляет 1 GFLOPS. Каждое из 8 идентичных векторных устройств содержит 5 конвейеров обработки данных, выполняющих логические операции, маскирование, сложение/сдвиги, умножение и деление над операндами, размещенными в векторных регистрах, а также один конвейер обменов данными (загрузки-выгрузки) между векторными регистрами и основной памятью. Суммарный объем регистров в 8 векторных устройствах составляет 18 Кбайт (эквивалентно 288 64-разрядным регистрам).
В векторном устройстве операции умножения и сложения могут сцепляться, за счет чего пиковая производительность одного устройства при частоте 500 МГц может достигать 1 GFLOPS. Пропускная способность интерфейса с памятью равна 32 Гбайт/с, что позволяет каждому из 8 векторных устройств прочитать из памяти или записать в память один операнд в каждом такте. Производительность SX-6 составляет 8 GFLOPS.
Литература
Э.В. Евреинов, Ю.Г. Косарев. Однородные универсальные вычислительные системы высокой производительности. // Новосибирск: Наука, 1966.
K. Batcher. STARAN Parallel Processor System Hardware. NCC, 1974.
Reddaway. DAP - A Distributed Array Processor. Proc. of 1 st Annual Symposium on Computer Architecture, IEEE, 1973.
W. Hillis. The Connection Machine. The MIT Press, 1985.
Cray Research, CRAY-1 Computer System Hardware Reference Manual, Bloomington, Minn., pub. no. 2240004, 1977.
G. Bell. Ultracomputers: A Teraflop Before Its Time. Communications of the ACM. Vol. 35, No. 8, August 1992.
В. Корнеев. Архитектуры с распределенной разделяемой памятью. Открытые системы, № 3, 2001.
J. Makino, E. Kokubo, T. Fukushige, H. Daisaka. Tops simulation of planetesimals in Uranus-Neptune region on GRAPE-6. Proc. of SC-2002.
Programmable Logic Data Book. Xilinx, Xilinx, Inc. 1999.
DeHon. The Density Advantage of Configurable Computing. Computer, No. 4. 2000.
IEEE Std 1076-1993. VHDL'93. IEEE Standard VHDL Language Reference Manual.
М.П. Богачев. Архитектура вычислительной системы с однородной структурой. В кн. Однородные вычислительные среды. Львов. ФМИ АН УССР. 1981.
В.С. Седов. Матрица одноразрядных процессоров. Львов. НТЦ "Интеграл". 1991.
L. Durbeck, N. Macias. The Cell Matrix: An Architecture for Nanocomputing, www.cellmatrix.com.
M. Taylor, J. Kim, J. Miller at al. The Raw Microprocessor: A Computational Fabric for Software Circuits and General-Purpose Programs. IEEE Micro, 2002, Vol. 22, No. 2.
Smith D., Hall J., Miyake K. The CAM2000 Chip Architecture. Rutgers University. http://www.cs.rugers.edu/pub/technical-reports.
С. Кун. Матричные процессоры на СБИС. // М.: Мир. 1991.
Фортов В.Е., Левин В.К., Савин Г.И., Забродин А.В., Каратанов В.В., Елизаров Г.С., Корнеев В.В., Шабанов Б.М. "Наука и промышленность России". Суперкомпьютер МВС-1000М и перспективы его применения. "Наука и промышленность России" 2001, № 11(55).
Виксне П.Е., Каталов Ю.Т., Корнеев В.В., Панфилов А.П., Трубецкой А.В., Черников В.М. Транспьютероподобный 32-разрядный RISC-процессор с масштабируемой архитектурой. Вопросы радиоэлектроники. Серия ЭВТ. Выпуск 2, НИИЭИР, 1994.
Т. Кохонен. Ассоциативная память. М.: Мир, 1980.
Амамия М., Танака Ю. Архитектура ЭВМ и искусственный интеллект. М.: Мир, 1993.
3.Smith D., Hall J., Miyake K. The CAM2000 Chip Architecture. Rutgers University, http://www.cs.rugers.edu/pub/technical-reports.