- •Микропроцессоры и микропроцессорные системы
- •Содержание
- •Введение
- •Успехи интегральной технологии и предпосылки появления микропроцессоров
- •Основные схемотехнологические направления производства микропроцессоров
- •Характеристики микропроцессоров
- •Поколения микропроцессоров.
- •Машина пользователя и система команд
- •Архитектура 16-разрядного микропроцессора
- •Система команд i8086
- •Общая структура мпс
- •Структура микропроцессора и интерфейсные операции
- •Внутренняя структура
- •Командный цикл микропроцессора.
- •Машинные циклы и их идентификация.
- •Реализация микропроцессорных модулей и состав линий системного интерфейса
- •Внутренняя структура
- •Машинные циклы i8086 в минимальном и максимальном режимах
- •Структура микропроцессорных модулей на базе микропроцессора i8086
- •Подсистема памяти мпс
- •Распределение адресного пространства
- •Регенерация динамической памяти
- •Подсистема ввода/вывода мпс
- •Подсистема параллельного обмена на базе буферных регистров
- •Контроллер параллельного обмена к580вв55
- •Последовательный обмен в мпс
- •Универсальныйпоследовательный приемопередатчик кр580вв51
- •Подсистема прерываний мпс
- •Внутренние и внешние прерывания
- •Функции подсистемы прерываний и их реализация
- •Контроллеры прерываний
- •Подсистема прямого доступа в память мпс
- •Контроллер прямого доступа в память к580вт57
- •Высокопроизводительный 32-разрядный контроллер пдп 82380
- •Архитектура контроллера 82380
- •Интерфейс с главным процессором.
- •Функции контроллера пдп
- •Программируемый контроллер прерываний
- •Программируемые интервальные таймеры
- •Контроллер регенерации динамического озу
- •Генератор с состоянием ожидания
- •Сброс центрального процессора
- •Размещение карты регистров
- •Интерфейс с микропроцессором
- •Сигналы сопряжения с микропроцессором 80386
- •Синхронизация шины контроллера 82380
- •Конвейеризация адресов
- •Организация мпс на базе секционированных бис
- •Арифметико-логические секции
- •Секции управления и устройства управления
- •Эволюция структур сфам.
- •Секции управления адресом микрокоманд серии к1804.
- •Организация управляющего автомата
- •Структура устройств обработки данных
- •Мпс с одно- и двухуровневым управлением
- •Расширение архитектурыAm2900
- •Базовый процессорный элемент к1804вм1
- •Организация основных блоков
- •Система инструкций
- •Однокристальные микроЭвм
- •Однокристальные микро-эвм к1816ве48/49/35
- •Структура омэвм
- •Элементы архитектуры омэвм
- •Порты ввода/вывода
- •Система команд омэвм
- •Расширение ресурсов омэвм
- •Однокристальная микроЭвм к1816ве51
- •Семейство однокристальных эвмmcs-51
- •Структура микро-эвм к1816ве51
- •Архитектурные особенности микро-эвм
- •Организация внутренней памяти данных.
- •Машинные циклы и синхронизация микро-эвм
- •Внешние устройства микро-эвм
- •Описание последовательного порта.
- •Таймеры-счетчики
- •Подсистема прерываний
- •Система команд
- •Системы проектирования и отладки мпс
- •Проблемы и особенности отладки мпс
- •Особенности отладки мпс на разных этапах ее существования.
- •Статические отладчики
- •Логические анализаторы
- •Сигнатурные анализаторы
- •Идея сигнатурного анализа
- •Оборудование сигнатурного анализа и требования к проверяемой схеме
- •Системы проектирования мпс
- •Внутрисхемные эмуляторы
- •Литература
Машинные циклы i8086 в минимальном и максимальном режимах
Временные диаграммы работы МП i8086 в минимальном режиме представлены на Рис. 4 .16 и Рис. 4 .17. Цикл начинается с формирования в T1 сигнала M/IO, определяющего тип устройства - память или ВУ, с которым осуществляется обмен данными. Длительность сигнала M/IO равна длительности цикла шины, и он используется для селекции адреса устройств. В T1 и в начале T2 МП выдает адрес A[19:16] и A[15:0] и сигнал BHE, который вместе с A0 определяет передачу слова или одного из байтов. По спаду строба ALE адрес фиксируется во внешних регистрах-защелках.
Рис.4.16. Минимальный
режим – цикл ЧТЕНИЕ
Циклы ЧТЕНИЕ и ЗАПИСЬ отличаются не только активными значениями сигналов RD и WR и состоянием сигнала OP/IP, но и тем, что в цикле ЗАПИСЬ сигналы DEN и WR становятся активными раньше и имеют большую длительность, чем в цикле ЧТЕНИЕ.
В максимальном режимеизменяются значения восьми управляющих сигналов МП, на основании которых системный контроллер К1810ВГ88 формирует системные управляющие сигналы. Временные диаграммы работы i8086 в максимальном режиме представлены на Рис. 4 .18 (а – ЧТЕНИЕ, б – ЗАПИСЬ).
Рис.4.17. Минимальный
режим – цикл ЗАПИСЬ
При работе в асинхронном режиме между тактами T3 и T4 могут появиться один или несколько тактов ожидания Tw, в течении которых МП удерживает в активном состоянии выводы ST2..ST0, так что контроллер сохраняет управление шиной в течение любого числа тактов ожидания Tw. Сигнал направления передачи OP/IP\, передаваемый на шинные формирователи (ШФ), устанавливается в такте T1, но работа ШФ не разрешается до появления сигнала DEN\ = 0 в такте T2. Строб данных DEN\ заканчивается в такте T4, что обеспечивает отключение ШФ до начала следующего цикла шины.
Рис.4.18. Временные диаграммы МЦ i8086 в максимальном режиме