5. Структура устройства приема сигналов drm

В данном разделе будут представлены структурные схемы приемного устройства, их описание, а так же характеристики основных элементов схемы.

5.1 Обобщенная структурная схема устройства:

Обобщенная структура устройства сигналов DRM представлена на рис. 4.

Рис. 4. Структура устройства приема сигналов

Микроконтроллер программирует DDS, который находится в блоке формирования опорной частоты (БФОЧ). БФОЧ формирует опорную частоту 98,304 МГц для АЦП.

С входа Х16 поступает сигнал, который с помощью АЦП  преобразуется в цифровой код [принципиальная схема АЦП, а также подключение к АЦП усилителя, фильтра и трансформатора представлена в приложении 1, рис. 13]. АЦП работает на опорной частоте, которую формирует DDS. От АЦП последовательность битов передается параллельным способом в ПЛИС [принципиальная схема АЦП для подключения к ПЛИС представлена в приложении 1, рис.14].

Плис осуществляет обработку входного сигнала, демодуляцию и формирование выходного сигнала, поступающего по протоколу MDI на последовательный интерфейс RS-232 [принципиальная схема ПЛИС представлена в приложении 1, рис. 15-17].

Ниже будут представлены основные характеристики АЦП, ПЛИС, DDS и микроконтроллера.

Серия	AD9446
Разрешение, бит	16
Тип монтажа	Поверхностный
Частота выборок (макс.), kSPS	100000
Интерфейс	SPI
Интерфейс подключения	Параллельный
SNR, дБ	79,7
Напряжение питания, B	От 3,14 до 5,25
Рабочая температура, °C	От 40 до 85
Корпус	TQFP-100

Табл. 1. Характеристики AD9446

Расчет отношения сигнал/шум проводится по формуле:

,дБ (1)

, где N – число разрядов в идеальном АЦП.

Найдем число разрядов для АЦП AD9446, при SNR = 79,7:

(2)

Серия	ATMEGA128
Разрядность	8
Производительность, операций в секунду	до 16 млн.
Размер flash-памяти, кбайт	128
Ёмкость встроенного ОЗУ, кбайт	4
Архитектура	RISC
Интерфейс	SPI, JTAG
Таймер	есть
Рабочие напряжения, В	От 2,7 до 5,5
Быстродействие, МГц	0 - 8

Табл. 2. Характеристики ATMEGA128

Основные задачи микроконтроллера:

1. управление сбросом/запуском;

2. передача параметров DRM;

3. программирование DDS.

Алгоритм программного кода микроконтроллера представлен на рисунке 5.

Рис. 5. Алгоритм программного кода

Принцип работы алгоритма:

В первом блоке, происходит инициализация таймеров, последовательных портов, ЖК дисплея, клавиатуры, выбор источника опорной частоты DDS.

Далее настраиваются регистры управления DDS. Данные передаются от МК на последовательный порт DDS.

После происходит загрузка значения входной несущей частоты. Запуск основного алгоритма в ПЛИС. Возможен сброс на ПЛИС. После происходит ожидание прерываний и их обработка (таймера и данных на входе RS232).

Серия	CYCLONE III
Количество логических элементов	24624
Размер памяти, бит	608256
Число вводов/выводов	82
Рабочая температура, °C	От 0 до 85
Число LABs/CLBs	1539
Тип корпуса	144-LQFP
Тип монтажа	Поверхностной

Табл. 3. Характеристики Cyclone III ep3c25

Серия	AD9952
Тактовая частота, МГц	400
Разрешение, бит	14
Рабочая температура, °C	От -40 да 105
Рабочие напряжения, В	От 1,71 до1,96
Тип корпуса	48-TQFP
Тип монтажа	Поверхностной

Табл. 4. Характеристики AD9952