- •1. История эвм и основные определения
- •1.1 История создания эвм
- •1.2 Принципы фон Неймана
- •1.3 Особенности современных компьютеров
- •1.4 Развитие программного обеспечения
- •1.5 История пэвм
- •1.6 Появление ibm pc
- •1.7 Принцип открытой архитектуры
- •1.8 Развитие компьютеров ibm pc
- •2. Основы цифровой электроники
- •2.1. Числа, используемые в цифровой электронике. Двоичная система счисления
- •2.1.1. Перевод чисел из десятичной системы счисления в двоичную и обратно
- •2.1.2. Двоичная арифметика
- •2.1.3. Представление отрицательных чисел в двоичной системе счисления
- •2.1.4. Представление чисел c плавающей точкой в двоичной системе счисления
- •2.2 Другие системы счисления, используемые в микропроцессорной технике
- •2.2.1 Шестнадцатеричная система счисления
- •2.2.2 Двоично-десятичная система счисления
- •2.3. Базовые логические элементы
- •2.3.1. Формы описания логических элементов
- •2.3.2. Универсальный характер логического элемента и-не.
- •2.3.3. Логические элементы с числом входов больше двух
- •2.3.4. Интегральные схемы
- •2.3.5. Конструирование схемы по таблице истинности.
- •2.4. Классификация цифровых схем
- •2.5. Комбинационные схемы
- •2.5.1. Мультиплексор
- •2.5.2. Демультиплексор
- •2.5.3 Дешифратор
- •2.5.4 Дешифратор двоичного кода в сигнал семисегментного индикатора
- •2.6. Последовательные схемы
- •2.6.1 Асинхронный rs – триггер
- •2.6.2 Синхронный d-триггер
- •2.7 Двоичные счетчики
- •2.8 Регистры
- •2.9 Арифметические устройства.
- •2.9.1 Устройства сложения
- •2.9.1.1 Полусумматор
- •2.9.1.2 Полный сумматор
- •2.9.1.3. Многоразрядный сумматор
- •2.9.2 Устройства выполняющие операцию вычитания
- •2.9.2.1.Полувычитатель
- •2.9.2.2. Полный вычитатель
- •2.9.2.3. Многоразрядный вычитатель
- •2.9.3 Умножители
- •2.9.3.1. Многотактный умножитель сложения и сдвига
- •2.9.3.2 Матричный умножитель
- •3 Программируемые логические интегральные схемы (плис)
- •3.1 Классификация сбис пл
- •3.2 Язык описания аппаратуры ahdl
- •If high then
- •Io: bidir
- •Variable
- •Variable
- •If load then
- •4 Микропроцессорная техника
- •4.1 Общая структура микроЭвм.
- •4.2 Микропроцессорный комплект бис кр580 или intel8080.
- •4.3 Архитектура микропроцессора кр580ик80 (i8080)
- •4.3.1 Состав бис
- •4.3.2 Описание выводов микросхемы
- •4.3.3 Команды микропроцессора кр580ик80
- •4.3.3.1 Группа команд пересылки
- •4.3.3.2 Группа арифметических команд
- •4.3.3.3 Группа логических команд
- •4.3.3.3 Группа команд передачи управления
- •4.3.3.4. Группа команд работы со стеком, ввода-вывода и управления регистрами процессора;
- •4.4 Программируемый контроллер прерывания (пкп) кр580вн59
- •4.5 Архитектура программируемого таймера кр580ви53
- •4.6 Архитектура бис программируемого адаптера параллельного интерфейса кр580вв55.
- •4.7 Программируемый контроллер режима прямого доступа к памяти кр580 вт57.
- •4.8 Программируемый контроллер последовательного интерфейса кр580вв51
- •5. Сопряжение цифровых и аналоговых устройств.
- •5.1 Цифроаналоговые преобразователи
- •5.1.1.1 Цап с широтно-импульсной модуляцией
- •5.1.1.2 Последовательный цап на переключаемых конденсаторах
- •5.1.2 Параллельные цап
- •5.1.2.1 Цап с суммированием весовых токов
- •5.1.2.2 Параллельный цап на переключаемых конденсаторах (цап с суммированием зарядов)
- •5.1.2.3 Цап с суммированием напряжений
- •5.1.3 Параметры цап
- •5.1.3.1 Статические параметры
- •5.1.3.2 Динамические параметры
- •5.1.3.3 Шумы цап
- •5.2. Аналого цифровые преобразователи
- •5.2.1 Параллельные ацп
- •5.2.2 Последовательные ацп
- •5.2.2.1 Ацп последовательного счета
- •5.2.2.2 Ацп последовательного приближения
- •5.2.2.3 Интегрирующие ацп
- •5.2.2.3.1 Ацп многотактного интегрирования
- •5.2.2.3.2 Сигма-дельта ацп
- •5.2.2.3.3 Преобразователи напряжение-частота
- •5.2.3 Последовательно-параллельные ацп
- •5.2.3.1 Многоступенчатые ацп
- •5.2.3.2 Многотактные последовательно-параллельные ацп
- •5.2.3.3 Конвеерные ацп
- •5.2.4 Параметры ацп
- •6. Интерфейсы, применяемые в микропроцессорных системах и микроконтроллерах.
- •6.3 IrDa (http://www.Gaw.Ru)
- •6.4 Ieee 1284 (Centronics, ecp, epp)
- •Interfaces.By.Ru
- •6.9 1Wire
- •6.10. Jtag
- •6.11 Механизмы кодирования передаваемых в последовательном коде данных
4.2 Микропроцессорный комплект бис кр580 или intel8080.
Микропроцессорный комплект БИС КР580 предназначен для создания широкого круга устройств электронно-вычислительной техники. На его основе строятся микро ЭВМ для управления технологическими процессами, контролеры-периферийных устройств, бытовых приборов и т.д. По напряжению логических уровней, микропроцессорный комплект БИС КР580 согласуется с интегральными схемами ТТЛ.
В состав базового комплекта серии КР580 входят следующие БИС:
КР580 ИК80 – 8-ми разрядный параллельный центральный процессор
КР580 ИК51 – программируемый последовательный интерфейс
КР580 ВМ59 – программируемый контроллер прерывания
КР580 ВВ55 – программируемый параллельный интерфейс
КР580 ВТ57 – программируемый контроллер прямого доступа к памяти ПДП
КР580 ВИ53 – программируемый таймер.
Кроме основных, для улучшения параметров микропроцессорной системы используют следующие параметры:
системный контроллер КР580 ВГ28 (38)
контроллер периферийных устройств клавиатуры и индикации КР580 ВВ-79
контроллер электронно-лучевой трубки КР580 ВГ75
буферные регистры КР580 ИР82; КР580 ИР83
шинные формирователи КР580 ВА86 (87)
тактовый генератор КР580 ГФ 24.
4.3 Архитектура микропроцессора кр580ик80 (i8080)
Микропроцессор КР580 ИК является функционально законченным однокристальным параллельным восьмиразрядным процессором с фиксированной системой команд. Микропроцессор обеспечивает адресацию до 64 кбайт памяти (216) и до 256 устройств ввода/вывода, имеет 40 выводов (ножек), расположенных в DIP корпусе.
Рисунок ___ Архитектура микропроцессора КР580ИК80А
4.3.1 Состав бис
В состав БИС входят:
1. ALU - 8-ми разрядное арифметико-логическое устройство, предназначенное для выполнения арифметических и логических операций. Данные в ALU поступают из регистров RGA и RGB, результат операции записывается на внутреннюю шину данных;
2. регистр признаков (RS(F)) (флаговый), фиксирует значения, вырабатываемые ALU в процессе выполнения команды. Он содержит признаки выполнения операций. Они используются при выполнении команд условного перехода и в команде десятичной коррекции. Формат его следующий:
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 | ||
S |
Z |
0 |
AC |
0 |
P |
1 |
CY | ||
|
|
|
Рассмотрим назначение битов в регистре признаков:
CY - бит переноса. Устанавливается в единицу при возникновении переноса или заёма в старшем разряде АЛУ (арифметико-логическое устройство);
Р - бит четности. Устанавливается в единицу, если число единичных бит аккумулятора четно;
AC - бит вспомогательного (дополнительного) переноса. Указывает на то, что при выполнении операции возник перенос, затем из третьего разряда в четвертый. Используется в команде десятичной коррекции;
Z - бит нуля. Устанавливается в единицу, если в результате операции получился 0;
S - бит знака. Принимает единичное значение, если результат операции отрицательный (повторяет старший бит результата) .
3. аккумулятор (А) – 8-ми разрядный регистр, предназначенный для временного хранения одного из операндов, над которыми выполняется действие ALU;
4. регистр аккумулятора (RGA) – вспомогательный регистр для временного хранения данных (одного операнда);
5. регистр временного хранения операндов (RGB) – вспомогательный регистр для временного хранения данных (второго операнда);
6. двоично-десятичный корректор (DAA) – для преобразования результата в двоично-десятичную систему счисления;
7. регистр команд (IR) – хранит 1 байт текущей выполняемой команды;
8. дешифратор команд (DCU) – дешифратор предназначен для расшифровки команды, определяет последовательность действий по ее выполнению;
9. схема управления и синхронизации (сu) – предназначена для синхронизации работы микропроцессора и внешних устройств. Сигналы устройства управления образуют ШУ;
10. буферный регистр данных (BD) — двунаправленный восьмиразрядный регистр, предназначенный для приема и выдачи команд и данных;
11. буферный регистр адреса (ВА) — предназначен для усиления по току и формирования импульсов на ША;
12. блок регистров для приема, выдачи и хранения информации:
12.1. указатель стека (SP16) – содержит адрес вершины стека и автоматически уменьшается на 2 при добавлении данных в стек и увеличивается на 2, при чтении записи из стека. Стек представляет собой область памяти ОЗУ, используемую для временного хранения данных. Данные заносятся в стек по правилу LIFO последний пришел — первый ушел. Стек располагается, начиная со старших адресов памяти и при добавлении в него данных «растет вниз»;
12.2. программный счетчик (РС) — хранит текущий адрес команды и автоматически увеличивается в зависимости от команды на 1,2 или 3. В начальный момент времени значение программного счетчика равно 0.
12.3 регистр адреса (RGA) – содержит адрес, по которому в текущий момент времени обращается микропроцессор;
12.4 шесть регистров общего назначения В, С, D, E, H, L - предназначены для хранения однобайтных данных, они объединены в регистровые пары (ВС, DE, HL). В регистровых парах хранятся двухбайтные данные, причем старший байт содержится в первом регистре пары, а младший - во втором;
12.5 вспомогательные регистры W, Z;
12.6 мультиплексор (MS) для обмена данными между внутренней шиной данных и регистрами общего назначения.