- •Введение
- •1 Общие требования по выполнению курсового проекта
- •1.1 Цели и задачи курсового проекта
- •1.2 Организация курсового проектирования
- •1.3 Критерии готовности курсового проекта к защите
- •1.4 Защита курсового проекта студентом
- •1.5 Содержание и объем курсового проекта
- •1.6 Требования к оформлению пояснительной записки курсового проекта
- •1.7 Требования к оформлению блок-схемы алгоритма работы устройства
- •1.8 Требования к оформлению графической части курсового проекта
- •2 Курсовое проектирование
- •2.1 Внешний вид устройства
- •2.2 Последовательность работы устройства
- •2.3 Разработка схемы электрической функциональной
- •2.4 Обоснование выбора элементной базы
- •2.3.1 Элементы ттл-логики
- •2.3.2 Элементы кмоп-логики
- •2.3.3 Критерии выбора элементной базы
- •2.3.3 Содержание раздела пояснительной записки «Обоснование выбора элементной базы»
- •2.5 Обоснование схемотехнических решений и описание работы схемы электрической принципиальной
- •2.5.1 Схемотехнические решения отдельных модулей
- •2.5.2 Описание работы схемы электрической принципиальной
- •2.5.3 Типовые ситуации, возникшие при реализации конкретного блока и их решение
- •2.6 Расчетная часть
- •2.6.1 Расчет номиналов резисторов
- •2.6.2 Расчет мощности потребляемой устройством
- •2.6.3 Расчет среднего времени задержки распространения сигнала по схеме
- •Список использованных источников
2.3.1 Элементы ттл-логики
TTL-элементы, особенно элементы TTL-Шоттки, являются наиболее распространенными в интегральной схемотехнике по сравнению с другими типами биполярных элементов.
Схема простейшего TTL-элемента 3-И-НЕ представлена на рисунке 2.8. В TTL-элементах используется технология изготовления многоэмиттерных транзисторов (транзистор Т1 на рисунке 2.8).
| |
а) - Электрическая схема |
б) - УГО |
Рисунок 2.8 – Простой ТТЛ-элемент 3И-НЕ |
Усовершенствованные элементы ТТЛ-логики с диодами Шоттки (ТТЛШ) обладают более высоким быстродействием и низким потреблением в сравнении с обычными ТТL-схемами.
Быстродействие элементов ТТЛШ в 3–5 раз выше, чем у аналогичных элементов ТТЛ. Недостатком ТТЛШ является меньшая помехоустойчивость из-за меньшего размаха выходного напряжения U1вых – U0вых. Схемы ТТЛШ работают при таких же уровнях сигналов и питающих напряжений, как и обычные ТТЛ-схемы. Многоэмиттерные транзисторы на входе заменяют диодами Шоттки. Такая логика имеет более совершенные параметры. Так, элементы серии 74F (отечественный аналог – серия 1531) имеют время задержки распространения около 3 нс, коэффициент разветвления Кразв = 30. Мощность, потребляемая элементом этой серии, равна 4 мВт.
На практике часто возникает необходимость подключения выходов нескольких логических элементов к одной нагрузке. Одним из способов объединения выходов является использование в выходных каскадах транзисторов, один из выводов которых никуда не подключен. Такой вывод называют открытым. На рис. 2.9 показана упрощенная схема ТТЛ-элемента с открытым коллектором. Свободный коллектор такой схемы является ее выходом и подключается к источнику питания через внешнее нагрузочное сопротивление. Его роль может выполнять светоизлучающий диод, обмотка реле и т. п.
Рисунок 2.9 – Принципиальная схема ТТЛ-элемента с открытым коллектором |
Открытые выводы логических элементов можно объединять. При этом обеспечивается реализация дополнительной логической функции.
У некоторых цифровых интегральных схем в дополнение к состояниям логических нуля и единицы имеется третье, называемое высокоимпедансным или Z-состоянием (3С).
Такой выход можно считать состоящим из двух переключателей (рисунок 2.10, а), которые могут замыкаться по очереди, давая логический ноль и логическую единицу, но могут и размыкаться одновременно.
Для перевода выхода в третье Z-состояние используется специальный управляющий вход, обозначаемый чаще всего OE (рисунок 2.10, б)(Output Enable – разрешение выхода) или EZ (Enable Z-state – запрещение выхода).
Вход EZ может быть прямым или инверсным. При ЕZ = 1 (прямой) выходные транзисторы логического элемента заперты, их выходное сопротивление велико и микросхема оказывается отключенной от нагрузки.
Выходы типа 3С можно соединять параллельно (рисунок 2.10, с) при условии, что в любой момент времени активным может быть только один из них. В этом случае отключенные выходы не мешают активному формированию сигнала в точке соединения выходов. Эта возможность позволяет применять элементы 3С в системах, где многие источники информации поочередно пользуются одной и той же линией связи.
а) |
б) |
с) |
Рисунок 2.10 – Выход с тремя состояниями |