Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
АСВТ-ЛР 5-Основная память.doc
Скачиваний:
18
Добавлен:
10.06.2015
Размер:
218.62 Кб
Скачать

Статическая память

Статическая память (SRAM) обычно применяется в качестве кэш-памяти второго уровня для кэширования основного объема ОЗУ. Статическая память выполняется обычно на основе ТТЛ-. КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной. Асинхронным назы­вается доступ к данным, который можно осуществлять в произволь­ный момент времени. Асинхронная SRAM применялась на мате­ринских платах для третьего — пятого поколений процессоров. Вре­мя доступа к ячейкам такой памяти составляло от 15 (33 МГц) до 8 нс (66 МГц).

Синхронная память обеспечивает доступ к данным не в произ­вольные моменты времени, а синхронно с тактовыми импульсами. В промежутках между ними память может готовить для доступа сле­дующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти — пакетно-конвейерная SRAM (Pipelined Burst SRAM), для которой ти­пичное время одиночной операции чтения/записи составляет 3 так­та, а групповая операция занимает 3-1-1-1 такта при первом обра­щении и 1-1-1-1 при последующих обращениях, что обеспечивает ускорение доступа более чем на 25 %.

Async SRAM (Асинхронная статическая память). Это кэш-па­мять, которая используется в течение многих лет с тех пор, как поя­вился первый 386-й компьютер с кэш-памятью второго уровня. Об­ращение к ней производится быстрее, чем к DRAM, и могут, в за­висимости от скорости ЦП, использоваться варианты с доступом за 20, 15 или 10 нс (чем меньше время обращения к данным, тем быст­рее память и тем короче может быть пакетный доступ к ней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что для обращения ЦП все-таки требуется ожидание, хотя и меньшее, чем при исполь­зовании DRAM.

SyncBurst SRAM (Синхронная пакетная статическая память). При частотах шины, не превышающих 66 МГц, синхронная пакет­ная SRAM является наиболее быстрой из существующих видов па­мяти. Причина этого в том, что, если ЦП работает на не слишком большой частоте, синхронная пакетная SRAM может обеспечить полностью синхронную выдачу данных, что означает отсутствие за­держки при пакетном чтении ЦП 2-1-1-1. Когда частота ЦП стано­вится больше 66 МГц, синхронная пакетная SRAM не справляется с нагрузкой и выдает данные пакетами по 3-2-2-2, что существенно медленнее, чем при использовании конвейерной пакетной SRAM. К недостаткам относится и то, что синхронная пакетная SRAM про­изводится меньшим числом компаний и поэтому стоит дороже.

Синхронная пакетная SRAM имеет время адрес/данные от 8,5 до 12 не.

РВ SRAM (Конвейерная пакетная статическая память). Конвей­ер — распараллеливание операций SRAM с использованием вход­ных и выходных регистров. Заполнение регистров требует дополни­тельного начального цикла, но, будучи заполненными, регистры обеспечивают быстрый переход к следующему адресу за то время, пока по текущему адресу считываются данные.

Благодаря этому такая память является наиболее быстрой кэш-памятью для систем с производительностью шины более 75 МГц. РВ SRAM может работать при частоте шины до 133 МГц. Она, кроме того, работает ненамного медленнее, чем синхронная пакетная SRAM при использовании в медленных системах: она вы­дает данные пакетами по 3-1-1-1 все время. Время адрес/данные со­ставляет от 4,5 до 8 нс.

1-Т SRAM. Традиционные конструкции SRAM используют для запоминания одного разряда (ячейки) статический триггер. Для реа­лизации одной такой схемы на плате должно быть размещено от че­тырех до шести транзисторов (4-Т, 6-Т SRAM). Фирма Monolithic System Technology (MoSys) объявила о создании нового типа памя­ти, в которой каждый разряд реализован на одном транзисторе (1-Т SRAM). Фактически здесь применяется технология DRAM, по­скольку приходится осуществлять периодическую регенерацию па­мяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллера памяти. Схе­мы 1-Т позволяют снизить размер кремниевого кристалла на 50—80 % по сравнению с аналогичными для SRAM, а потребление электроэнергии — на 75 %.