6.6. Зсувний регістр.
Обов’язковим елементом послідовних схем є пам’ять, яка реалізується на тригерах. Для подальшого викладання введемо спрощене умовне позначення тригера
Якщо на „1” – виході високий потенціал, то тригер знаходиться в стані „1”. Якщо на „0” – виході високий потенціал, то – в стані „0”.
S – переводить тригер в „1”.
R – переводить тригер в „0”.
С – переводить тригер в протилежний стан, лічильний (счетный) вхід.
Домовимося, що в наших прикладах тригери управляються короткими сигналами (імпульсами) і перехід тригера з одного стану в другий після подачі імпульсу на вхід відбувається з затримкою, що дорівнює тривалості імпульсу. Ця домовленість потрібна для конкретності схем, що будуть розглядатися далі.
Взагалі регістром називається ланка тригерів, що призначена для збереження двійкових кодів (чисел або слів). Умовно регістр можна позначити схемою:
Зсувним регістром називається такий регістр, в якому записаний код може зсуватися вліво чи вправо під дією вхідних імпульсів.
В даному випадку при подачі імпульсів зсуву (Ізс) код в регістрі буде зсуватися вправо, молодшими розрядами вперед. З кожним тактом зсув буде виконуватись на один розряд. Спрощене зображення такої схеми має вигляд:
Схема зсувного регістру – це типова послідовна схема, оскільки послідовне перенесення коду з регістра Р1 в регістр Р2 потребує п тактів.
6.7 . Суматор
Використовуючи схему напівсуматора і зсувного регістру можливо збудувати схему повного послідовного суматора, яка вже має практичне значення.
Таблиця додавання, або істинності, для повного суматора (з урахуванням переносу), а також відповідна їй логічна схема мають вигляд
|
х1 |
х2 |
С1 |
∑ |
С2 |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
В символьному вигляді:
C2 = Х′1Х2С1 V Х1 Х′2 С1 V Х1Х2 С′1 V Х1Х2С1
Тоді схема послідовного суматора виглядає так:
Рх1, Рх1, Р∑ – регістри доданків та суми
Тп – тригер переносу, який запам’ятовує перенос на попередньому такті, щоб передати його на суматор на наступному такті.
6.8 Дешифратор.
Дешифратор – пристрій, який перетворює код на регістрі, що виникає на поточному такті, в сигнал на виході схеми. Приклад:
Сигнал У відповідає коду 0110
6.9. Електронний лічильник (счетчик)
Елементарний лічильник рахує сигнали (імпульси), які поступають на його вхід.
Нехай в початковому стані всі тригери лічильника переведені в положення „0”. Потім в кожному такті на вхід подаються імпульси (І). Тоді послідовно по тактам лічильник буде приймати стан згідно з такою послідовністю
|
0 |
0 |
0 |
0 |
нульовий такт |
|
0 |
0 |
0 |
1 |
перший такт |
|
0 |
0 |
1 |
0 |
другий такт |
|
0 |
0 |
1 |
1 |
третій такт |
|
0 |
1 |
0 |
0 |
четвертий такт |
|
0 |
1 |
0 |
1 |
п’ятий такт |
|
0 |
1 |
1 |
0 |
шостий такт |
|
0 |
1 |
1 |
1 |
сьомий такт |
|
. . . . . . | ||||
Тобто код на лічильнику відображає число імпульсів, які були подані на вхід.