Текстовой редактор
Помогает создавать, редактировать и отображать все текстовые файлы. Это достаточно гибкий инструмент для создания файлов проекта на языках описания аппаратуры: AHDL (.tdf), VHDL (.vhd), Verilog HDL (.v) (рис. 3).
Рис. 3. Текстовый редактор
Графический редактор
Помогает создавать схемы из примитивов, мегафункций и макрофункций, а также использовать собственные символы.
Для установки символа на схемы необходимо воспользоваться меню Symbol – Enter Symbol… , либо использовать двойной щелчок мышью на листе схемы и выбрать библиотеку и требуемый элемент (рис. 4).
Рис.4. Графический редактор
Панель инструментов графического редактора состоит из следующих элементов.
|
|
Выбор, копирование и перемещение объектов |
|
|
Ввод текста |
|
|
Ввод ортогональных линий |
|
|
Ввод линий с произвольным углом |
|
|
Ввод дуг |
|
|
Ввод окружностей |
|
|
Увеличение изображения |
|
|
Уменьшение изображения |
|
|
Отображение в окне редактора всего листа |
|
|
Установка точек соединения цепей |
|
|
Включение режима, обеспечивающего неразрывность цепей |
|
|
Выключение режима, обеспечивающего неразрывность цепей |
Символьный редактор
Позволяет просматривать, создавать, редактировать условные графические обозначения элементов.
Компилятор
Проверяет проект на ошибки, создает список соединений всего проекта, использует различные способы увеличения эффективности проекта и минимизации использования ресурсов устройства (рис. 5). Создает специализированные файлы (.pof, .sof), которые программатор системы или другой будет использовать для конфигурирования микросхем программируемой логики. Создает файл отчета (.rpt), содержащий все основные сведения о прошедшей компиляции (используемая микросхема ПЛИС, занятые ресурсы, назначенные выводы и т.п.).
Рис. 5. Компилятор
Информация о компиляции, предупреждения и ошибки выводятся в дополнительном текстовом окне сообщений.
Перед компиляцией необходимо убедиться в том, что фокус проекта направлен на компилируемый файл. Изменить компилируемый файл можно по команде File – Project – Set Project to Current File.
Редактор временных диаграмм
Позволяет задавать входные сигналы и отображать результаты моделирования.
Для изменения состояния сигналов и шин необходимо выделить их полностью или частично и используя меню или панель инструментов назначить требуемое значение (рис. 6).
Рис. 6. Редактор временных диаграмм
Панель инструментов редактора временных диаграмм состоит из следующих элементов:
|
|
Увеличение изображения |
|
|
Уменьшение изображения |
|
|
Отображение в окне редактора всего листа |
|
|
Установка сигнала в 0 |
|
|
Установка сигнала в 1 |
|
|
Установка сигнала в X |
|
|
Установка сигнала в Z |
|
|
Инверсия сигнала или группы |
|
|
Установка сигнала в тактовую последовательность |
|
|
Установка сигнала или группы в счетную последовательность |
|
|
Установка значения группы (шины) |
|
|
Установка конечного автомата в новое состояние |
Для отображения сигнала или шины на временной диаграмме можно использовать меню Node – Enter Node или Node – Enter Node from SNF. Для этого должны быть откомпилирован без ошибок файл конфигурации (тестовый файл или схема) и создана временная диаграмма.
Для выбора формата вывода значений групп (шин) необходимо использовать двойной щелчок мышью на названии сигнала или меню Node – Enter Group…
Для изменения конечного времени необходимо использовать команду File – End Time.
В редактор временных диаграмм также можно импортировать временные файлы (.vec), написанные на языке описания аппаратуры.
Симулятор
Предназначен для временного моделирования проекта (рис. 7).
Рис. 7. Симулятор
Анализатор временных параметров
Предназначен для вычисления и отображения матрицы задержек сигналов (рис. 8).
Рис. 8. Анализатор временных параметров
Поуровневый планировщик
Назначает и отображает ресурсы физических устройств, просматривает результаты разветвления и монтажа, показывает назначенные на выводы ПЛИС сигналы.
В окне поуровнего планировщика может быть представлено два типа изображения:
Device View (вид устройства), показывающий все выводы устройства и их функции;
LAB View (вид логического блока), показывающий внутреннюю структуру устройства, в том числе все логические блоки и отдельные логические элементы или макроячейки (рис. 9).
Рис .9. Планировщик
Программатор
Осуществляет программирование/конфигурирование ПЛИС или конфигурирующих ПЗУ (рис. 10). Для этого необходимо подключить устройство для программирования (например, ByteBlaster MV)
Рис. 10. Программатор