4.2.2. Регистры.
Регистр – это последовательностное логическое устройство, используемое для хранения многоразрядных двоичных чисел и выполнения преобразований над ними. В качестве регистров в зависимости от назначения используются наборы или цепочки триггеров (чаще синхронные D-триггеры либо RS (JK)-триггеры с динамическим или статическим управлением) – по количеству разрядов числа. В схемы регистров входят также комбинационные элементы, роль которых в данном случае вспомогательная.
Занесение информации в регистр называют операцией ввода или записи. Выдача информации к внешним устройствам характеризует операцию вывода или считывания.
Все регистры в зависимости от функциональных свойств делят на две категории: накопительные (регистры памяти, хранения) и сдвигающие.
В свою очередь сдвигающие регистры делятся:
-
по способу ввода и вывода информации на последовательные, параллельные и комбинированные (параллельно-последовательные и последовательно-параллельные);
-
по направлению передачи (сдвига) информации на однонаправленные и реверсивные.
В качестве примера рассмотрим работу параллельного регистра памяти на RS-триггерах, приведенную на рис. 4.25.
В исходное (нулевое) состояние все n триггеров регистра переводятся подачей единичного сигнала на вход TR (установка нуля). Для запоминания числа Xi значения всех его n разрядов подаются параллельным кодом на входы Xi соответствующих входных схем И. Информация на входы S всех n триггеров поступит в момент подачи управляющего сигнала TЗАП (запись), подаваемого на нижние входы схем И. Вывод числа производится через ту из двух систем выходных схем И, на которую поступает единичный сигнал TВ ПР (вывод в прямом коде) или ТВ ОБР (вывод в инверсном коде). При этом на выходные шины Yi поступят сигналы либо с прямых, либо с инверсных выходов триггеров. Таким образом, наряду с хранением числа данный регистр может преобразовывать прямой код числа X в обратный код.
Параллельный регистр памяти можно выполнить на D-триггерах (рис. 4.26). В параллельном регистре на тактируемых D-триггерах код запоминаемого числа подается на информационные входы всех триггеров и записывается в регистр с приходом тактового импульса C.
Предварительный сброс триггеров в данном случае не требуется. Выходная информация обновляется с подачей следующего слова и приходом следующего импульса записи на вход C.
Схема последовательно-параллельного регистра на D-триггерах MS-типа и временные диаграммы, иллюстрирующие его работу, приведены на рис. 4.27. В отличие от параллельного регистра для ввода многоразрядной информации в последовательный регистр используется только один вход D. Поступление разрядов двоичного числа в регистр происходит синхронно с подачей тактовых импульсов на вход C.
С приходом первого тактового импульса в ведущий триггер первого разряда запишется сигнал с входа D, а в ведущие триггеры последующих разрядов запишутся сигналы, которые были установлены на выходах ведомых триггеров предыдущих разрядов. По заднему фронту тактового импульса C происходит перепись информации из ведущих триггеров в ведомые внутри каждого разряда . При последовательном вводе числа в регистр для записи n-разрядного двоичного кода необходимо n тактов сдвига.
На временных диаграммах (рис. 4.27,в) видно, что четырехразрядное число 1011 было записано в соответствующие разряды регистра (1 – Q4, 0 – Q3, 1 – Q2 и 1 – Q1) после прихода четвертого тактового импульса. До прихода следующего тактового импульса это число хранится в регистре в виде параллельного кода на выходах Q4 – Q1 и может быть многократно считано без потери информации.
Если необходимо получить хранимую информацию в последовательном коде, то ее снимают с выхода Q4 в момент прихода следующих четырех тактовых импульсов (5 - 8).
Таким образом, рассмотренный выше регистр обеспечивает последовательный ввод, хранение и последовательный вывод информации; может применяться для преобразования последовательного кода числа в параллельный.
Во многих случаях при построении арифметических устройств возникает необходимость сдвига информации как вправо, так и влево. Последовательные регистры, обладающие способностью сдвига информации в обоих направлениях, называются реверсивными. На рис. 4.28 представлены два разряда реверсивного сдвигающего регистра, построенного на основе последовательного регистра на D-триггерах (рис. 4.27).
Для обеспечения реверса сдвига между триггерами регистра включены логические устройства управления направлением сдвига. Эти устройства в зависимости от единичного сигнала, поступившего либо по управляющей шине ТС ПР, либо по управляющей шине ТС ЛЕВ, подключают входы каждого триггера регистра к выходам предыдущих или к выходам последующих триггеров.