2.3.3. Кодирование микроопераций и логических условий

Рис. 4. Структура управляющего автомата.

2.3.4. Содержимое пзу микропрограмм

N	Y1	Y2	Y3	X	A(1)
0	000	000	000	0010	01000 (8)
1	000	000	010	0110	00100 (4)
2	010	000	00	0000	ххххх
3	000	110	000	0000	xxxxx
4	001	001	001	0001	00111 (7)
5	000	000	000	0110	00100 (4)
6	000	000	000	1111	00010 (2)
7	000	010	000	1111	00011 (3)
8	000	000	000	0011	11010 (26)
9	000	000	000	0100	11000 (24)
10	000	000	000	0101	10111 (23)
11	000	000	011	1001	10101 (21)
12	000	000	000	1010	10011 (19)
13	000	000	100	0110	10001 (17)
14	000	101	000	1000	10000 (16)
15	000	000	000	1111	00011 (3)
16	110	000	000	1111	01111 (3)
17	000	000	000	0111	01110 (14)
18	000	000	101	1111	01111 (15)
19	101	000	000	0110	10001 (17)
20	000	000	000	1111	01110 (14)
21	000	100	000	1010	10011 (19)
22	000	000	000	1111	01101 (13)
23	000	011	000	1111	01011 (11)
24	011	000	000	0101	10111 (23)
25	000	000	000	1111	01011 (11)
26	100	00	000	0100	11000 (24)
27	00	00	000	1111	01010 (10)

5. Заключение

Выполнив курсовой проект, я изучил микропроцессоры с архитектурой CISC и RISC. Также мною было разработано арифметико-логическое устройство (АЛУ), реализующее операцию сложения/вычитания и логическую операцию неравнозначности в обратном коде. Тип управляющего автомата, который использовался при проектировании АЛУ – программируемая логика, единый формат для микрокоманд, естественная адресация.

СПИСОК ИСТОЧНИКОВ

1. Д. Чеканов, «Архитектура AMD Hammer», 2001г.

(http://www.3dnews.ru/cpu/hammer/).

2. М. Кузьминский, «Athlon: от микропроцессоров к материнским платам», 2000г (http://www.osp.ru/os/2000/01-02/178169/).

3. Википедия. Процессор.

(http://ru.wikipedia.org/wiki/).

4. Жмакин. А.П. Архитектура ЭВМ. – СПб.; БХ-В Петербург, 2008.

44