- •Составитель: Валерий Анатольевич Засов
- •Рецензенты: генеральный директор научно-производственного центра «Информационные и транспортные системы», д.Т.Н., профессор с.В. Архангельский
- •Оглавление
- •1.Принципы организации классической эвм
- •2.Структурная организация процессора
- •3.Принципы организации и программирование
- •4.Принципы организации и программирование
- •5.Структурная организация современных
- •Приложение 1.Список основных команд микропроцессора i8080
- •1.Принципы организации классической эвм и определение микропроцессорной системы
- •1.1.Принципы организации эвм Дж. Фон-Неймана
- •1.2.Определение микропроцессора и микропроцессорной системы
- •1.3.Понятие архитектуры микропроцессорной системы
- •1.4.Структура типовой микропроцессорной системы
- •1.4. Командный цикл и его фазы
- •Контрольные вопросы и задания
- •2.2.Устойство управления с аппаратной логикой
- •2.3.Устройство управления с программируемой логикой
- •2.4.Функция и структура арифметико-логического устройства
- •2.5.Система команд процессора и способы адресации
- •Контрольные вопросы и задания
- •3.Принципы организации и программирование
- •3.1.Структурная схема 8-разрядного микропроцессора
- •3.2.Программная модель 8-разрядной микропроцессорной системы
- •3.3. Способы адресации данных в 8-разрядной микропроцессорной системе
- •3.4.Программирование на ассемблере 8-разрядного микропроцессора
- •3.5. Инструментальные средства разработки и отладки программ для 8-разрядных микропроцессоров
- •3.6. Пример решения задачи
- •3.7.Функциональная схема ядра 8-разрядной микропроцессорной системы
- •Контрольные вопросы
- •4. Принципы организации и программирование
- •4.1. Структурная схема микропроцессоров семейства i8086/8088
- •4.2.Функциональная схема центрального процессора на базе микропроцессора i8086/8088
- •Типы циклов шины мп i8086/8088 Таблица 4.2.
- •4.3. Конвейерный метод выполнения команд и направления его развития
- •4.4. Сегментная организация памяти и ее эволюция
- •4.5.Адресное пространство ввода – вывода
- •4.6.Программная модель микропроцессоров i8086/8088 и способы адресации
- •4.7. Описание системы команд 16-разрядного микропроцессора
- •4.8. Основные элементы программ на языке Турбо ассемблер
- •Контрольные вопросы и задания
- •5.Структурная организация современных микропроцессоров
- •5.1.Структура микропроцессора Intel Pentium 4
- •5.2.Структура микропроцессора amd Athlon
- •5.3.Гиперпотоковая технология организации вычислений
- •5.4.Эффективность многоядерной архитектуры микропроцессоров
- •5.5.Регистровые структуры 32-разрядных микропроцессоров
- •5.6.Регистровые структуры 64-разрядных микропроцессоров
- •5.7.Обобщенный формат команд и типы данных
- •Контрольные вопросы и задания
- •6. Организация памяти в микропроцессорных
- •Системах
- •6.1.Назначение, основные параметры и классификация видов памяти
- •6.2. Иерархическая структура памяти мс
- •6.3. Оперативные запоминающие устройства
- •6.4. Постоянные запоминающие устройства
- •7. Интерфейсы микропроцессорных систем
- •7.1. Назначение и функции интерфейсов
- •7.2. Принципы организации и классификация интерфейсов
- •7.3. Система интерфейсов компьютера
- •8.Способы обмена информацией между устройствами микропроцессорной системы
- •8.1. Программно – управляемый обмен и прямой доступ к памяти
- •8.2. Организация прерываний в мс
- •8.3. Циклы шины
- •9. Программируемый периферийный адаптер
- •9.1. Назначение, структурная схема и режимы работы программируемого периферийного адаптера
- •9.2. Управление работой программируемого периферийного адаптера
- •9.3. Примеры программирования периферийного адаптера
- •Признак pc7-pc4
- •Канал а Канал в
- •Контрольные вопросы и задания
- •10. Программируемый интервальный таймер.
- •Организация счета времени и событий
- •10.1.Назначение, структурная схема и программирование таймера.
- •10.2.Режимы работы таймера
- •10.3. Примеры программирования таймера
- •10.4. Организация счета времени и событий в мс
- •Контрольные вопросы и задания
- •Рассмотрим основные блоки программируемого связного адаптера.
- •11.2. Режимы работы связного адаптера
- •11.3. Управление работой и программирование связного адаптера
- •9.4. Особенности программирования асинхронных адаптеров коммуникационных портов компьютеров
- •11.5. Организация обмена между компьютерами по интерфейсу rs-232с
- •Контрольные вопросы и задания
- •Б иблиографический список
- •Список основных команд микропроцессора i8080
- •Список основных команд микропроцессора i8086/8088 и директивы языка Турбо Ассемблер
- •Основные директивы (псевдокоманды) языка
- •Турбо Ассемблер (tasm)
- •Типы символов в tasm
- •Команды передачи данных
- •Арифметические команды
- •Логические команды и команды сдвигов
- •Строковые или цепочечные команды
- •Команды передачи управления
- •Коды условий перехода (сс)
- •Команды управления микропроцессором
9.3. Примеры программирования периферийного адаптера
Пример 1. Осуществить вывод в режиме 0 числа 12Н через порт В ППА. Затем осуществить ввод в режиме 0 в регистр В процессора байта из порта В при условии, что содержимое бита D3, введенного через порт С байта, равно 1. Базовый адрес адаптера 70Н.
-
MVI A,89H; AMS = 1 000 1001B = 89H 800 3E 89
-
-
РС3-РСО
ввод
-
Признак pc7-pc4
слова MS ввод
Канал В вывод
-
Канал а Канал в
безразлично режим 0
ОUT 73H; (A) регистр CW ППА 802 D3 73
;Вывод числа 12Н в порт В
MVI A, 12H; A12H 804 3E 12
OUT 71H; (A)PB 806 D3 71
;Ввод байта в порт С
MET1:IN 72H; A(PC) 808 DB 72
;Анализ бита D3 в A
ANI 08H; (A)& 08HA 80A E6 08
;Условный переход по (А)=0
JZ MET1; (А)=0 80С СА 08 08
;Программирование ППА
MVI A, 8BH; AMS = 1000 1011B = 8BH 80F 3E 8B
OUT 73H; (A) регистр CW ППА 811 D3 73
;Ввод байта из порта В
IN 71H; A (PB) 813 DB 71
;Запись А в регистр В
MOV B, A; B(A) 815 47
HLT; Остановка программы 816 76
Пример 2. Сформировать импульс на выходе порта С (разряд PC1). Базовый адрес адаптера 70Н.
MVI A, 03H; ABSR = 0 000 001 1B = 03H 800 3E 03
Признак Выбор Установка
cлова BSR бита РС1 бита
OUT 73H; (A) регистр CW ППА 802 D3 73
MVI A, 02H; ABSR = 0000 0010 = 02H 804 3E 02
;Cброс бита
OUT 73H; (A) регистр CW ППА 806 D3 73
Пример 3. Осуществить обмен данными между ОЗУ микропроцессорной системы и двумя периферийными устройствами ПУ1 и ПУ2. С ПУ1 обеспечить двунаправленный обмен данными. Объем передаваемых в одном направлении данных 18Н байт. Начальные адреса области памяти для вывода и ввода – 900Н и 930Н соответственно. Обеспечить ввод байта с ПУ2 в ячейку ОЗУ 950Н по прерыванию. Базовый адрес адаптера 80Н.
LXI H, 900H; HL0900H 800 21 00 09
LXI D, 930H; DE0930H 803 21 30 09
MVI B, 18H; B18H 806 06 18
;Программирование ППА
МVI A, C6H; AMS = 1100 0110B = C6H 808 3E 06
;Канал А – режим 2, РС(3-0) – вывод,
;канал В – режим 1, ввод
OUT 83H; (A)регистр CW ППА 80А D3 83
MVI A, 05H; ABSR = 0000 0101B = 05H 80C 3E 05
OUT 83H; (A) CW ППА (запись INTEb=1) 80Е D3 83
MET1: MOV A, M; AMHL 810 7E
OUT 70H; (A) PA 811 D3 70
IN 70H; A(PA) 813 DB 70
STAX D; (A) MDE 815 12
INX H; HL(HL) + 1 816 23
INX D; DE(DE) + 1 817 13
DCR B; B(B) - 1 818 05
JNZ MET1; Если массив не заполнен 819 02 10 08
HLT; 810 76
;Подпрограмма обработки прерываний
IN 81H; A(PB) 900 DB 81
LDA 950H; (A)M950 902 3A 50 09
RET; 905 09