Задания

Для схем триггеров рис. 4, 6, 7, 10, 12, 13

1. Построить полную таблицу переходов с учетом всех входных сигналов и предыдущего состояния.

2. Написать уравнение функционирования триггера, (т.е. логическую функцию текущего состояния от всех входов и предыдущего состояния).

3. Построить временные диаграммы работы триггеров, отражающие следующие режимы: переключение из "0" в "1", из "1" в "0", хранение. Для тактируемых триггеров построить диаграммы в двух режимах : а) в режиме тактирования (когда изменения тактового сигнала приводят к изменению состояния триггера); б) в режиме сквозного переноса данных (когда подобно рис. 8 при активном тактовом сигнале изменяются входные сигналы, которые приводят к изменениям состояния триггера.

4. Оценить задержки схемы в дискретных единицах , где  - средняя задержка распространения сигнала одного логического элемента.

Лабораторная работа №2 Исследование триггеров c внутренней задержкой Краткие теоретические сведения

Как уже упоминалось выше, требование устойчивой работы цифровых устройств вызывает в ряде случаев необходимость задержек в переключении триггеров. Это обеспечивается использованием двухступенчатых триггеров (master-slave, ведущий-ведомый). Иногда бывает необходимо одновременно, и опрашивать состояние триггера и переключать его в новое состояние. В этом случае при использовании одноступенчатых триггеров может возникнуть ситуация неопределенности, когда новое состояние триггера окажется логически зависящим от самого себя. При использовании двухступенчатых триггеров удается информацию, снимаемую с выхода триггера, использовать для управления сигналами на его входах, т.е. двухступенчатый триггер обеспечивает развязку входов-выходов. Словосочетание «развязка входов и выходов» следует понимать в том смысле, что за время приема информации триггер не имеет прямой связи входов с выходами, что обеспечивает повышенную устойчивость переключения, особенно при «плавающей» частоте синхроимпульсов (вследствие температурной зависимости системы синхронизации, например). Двухступенчатый триггер является техническим решением, обеспечивающим сокращение числа тактовых сигналов в цепях управления цифровыми устройствами, что благотворно влияет на стабильность их работы. Двухступенчатые триггеры часто называют триггерами с внутренней задержкой, поскольку в этих триггерах происходит задержка переключения на длительность синхроимпульса.

Различают несколько схем построения двухступенчатых триггеров:

• двухступенчатые триггеры с инвертором;

• двухступенчатые триггеры с разнополярным управлением;

• двухступенчатые триггеры с запрещающими связями;

• шестиэлементные двухступенчатые триггеры;

Двухступенчатые триггеры могут строиться на базе практически любых одноступенчатых триггеров.

Рассмотрим схему двухступенчатого триггера базе синхронных RS-триггеров с инвертором. Схема триггера показана на рисунке 14.

Тактовые входы C обоих триггеров соединены между собой через инвертор. Такое включение приводит к следующему эффекту: при C=1 первый триггер функционирует согласно сигналам на входах R и S, на тактовом входе второго триггера в этот момент установлено напряжение соответствующее логическому нулю, и поэтому он функционировать не может. При C=0 на тактовом входе первого триггера в работу вступает второй триггер. На рисунке 14 показано, что двухступенчатым триггером управляет полный (фронтом и срезом) синхроимпульс С.

Если каждый из триггеров устанавливается высоким уровнем, входная RS-комбинация запишется в первую ступень триггера в момент появления высокого уровня на входе C. В это время работа второй ступени триггера заблокирована. При появлении на входе C первой ступени низкого уровня, работа первой ступени блокируется, в тоже время на выходе инвертора появится высокий уровень, в результате чего в работу вступает вторая ступень двухступенчатого триггера. Таким образом, низкий уровень, блокирующий первую ступень, перепишет данные от выходов первого триггера в триггер второй ступени. Сигнал на выходе двухступенчатого триггера появится с задержкой, равной длительности тактового импульса. Для примера на рисунке 15 показан также двухступенчатый D-триггер с инвертором, собранный на элементах И-НЕ.

Время срабатывания двухступенчатого триггера с инвертором складывается из трех компонент: длительности синхросигнала, времени срабатывания инвертора (промежуток времени между появлением на входе инвертора фронта синхросигнала и формированием выходного сигнала инвертора) и времени переключения второй ступени. Время переключения второй ступени отсчитывается с момента формирования инвертором выходного сигнала до момента формирования на выходе второй ступени сигнала определенного логического уровня. Время переключения первой ступени не учитывается, т.к. оно «маскируется» длительностью синхроимпульса.

Важными условиями работы двухступенчатого триггера с инвертором являются: а) длительность синхроимпульса должна превышать время переключения первой ступени (условие «маскировки»); б) время переключения первой ступени должно превышать время формирования инвертором выходного сигнала (это условие выполняется практически всегда).

Следующий тип двухступенчатых триггеров – триггеры с разнополярным управлением. По принципу работы они практически не отличаются от двухступенчатых триггеров с инвертором. Идея триггеров с разнополярным управлением заключается в том, чтобы тактировать триггер первой ступени высоким уровнем, а триггер второй – низким (или наоборот), для чего в первой ступени применяют синхронный триггер с прямым входом синхронизации, а во второй – с инверсным, исключая тем самым из схемы инвертор. Платой за борьбу с инверторами становится технологическое усложнение схемы триггера, поскольку его уже невозможно собрать на логических элементах одного типа. Теоретически такой триггер должен переключаться быстрее, за счет исключения времени формирования выходного сигнала инвертора, и меньшей длительности синхроимпульса. Единственным условием устойчивой работы триггера остается условие «маскировки», т.е. длительность синхроимпульса должна превышать время переключения первой ступени. Схему двухступенчатого триггера с разнополярным управлением обучаемому предоставляется нарисовать самостоятельно, используя D-триггеры, собранные на элементах И-НЕ и ИЛИ-НЕ соединив их аналогично схеме на рисунке 15 с учетом исключения из нее инвертора.

Третий тип двухступенчатых триггеров – триггеры с запрещающими связями. Принцип работы такого триггера заключается в следующем: при записи информации в первую ступень триггера на элементах первой ступени (точки A и B на рисунке 16) формируются сигналы блокировки второй ступени, которые по цепям связи передаются во вторую ступень, запрещая ее работу. После записи информации в первую ступень сигналы блокировки снимаются, разрешая переключение второй ступени.

Время переключения такого двухступенчатого триггера состоит из суммы длительности синхроимпульса, времени снятия сигнала блокировки второй ступени и времени переключения второй ступени триггера. Время переключения первой ступени не учитывается, т.к. оно «маскируется» длительностью синхроимпульса. Минимальное время переключения достигается при длительности синхроимпульса равной времени переключения первой ступени, поскольку сигнал блокировки работы второй ступени вырабатываются до окончания переключения первой ступени (т.е. очень быстро), сигнал разрешения работы второй ступени появляется практически сразу после прохождения среза синхроимпульса, длительность которого (для обеспечения стабильной работы триггера) не может быть меньше времени переключения первой ступени.

Преимуществом триггера с запрещающими связями является более высокое быстродействие и использование в нем логических элементов одного типа.

Шестиэлементный двухступенчатый триггер состоит из трех асинхронных RS-триггеров, соединенных между собой таким образом, что один из триггеров является основным, а два других – вспомогательными. Схема триггера показана на рисунке 17, таблица 3 отражает его функционирование.

Таблица 3.
Входы триггера			Триггер 1		Триггер 2		Триггер 3
R	S	C	D1	D2	D5	D6	D3	D4
1	0	0	1	1	0	1	1	0
1	0	1	1	0	1	0	1	0
0	1	0	0	1	1	0	1	1
0	1	1	0	1	0	1	0	1

Таблица 3 отражает последовательность переключений схемы, изображенной на рисунке 17 а. Триггеры 1 и 3 являются вспомогательными, их роль состоит в том, чтобы установить на своих выходах комбинацию сигналов 1-0 или 0-1, переключив тем самым основной триггер 2. При С=0 происходит подготовка триггеров 1 и 3 к переключению, (подготовка заключается в том, чтобы установить по 1 на выходах), а при C=1 один из вспомогательных триггеров меняет состояние на противоположное, переключая основной триггер. Какой именно вспомогательный триггер изменит состояние, зависит от сигналов на входах R и S двухступенчатого триггера. Логика работы триггера на рисунке 17 б аналогична, с той лишь разницей, что этот триггер имеет не инверсное управление а прямое, следовательно для рассмотрения его работы необходимо составить таблицу функционирования противоположную таблице 3.

Время переключения шестиэлементного двухступенчатого триггера складывается из времени формирования выходного сигнала одним из элементов D2 или D3 и времени переключения основного триггера 2. Шестиэлементная схема легла в основу многих типов триггеров, один из которых – D-триггер. На этот раз будем рассматривать не абстрактный D-триггер, а реальный, выпускаемый в виде микросхемы K155TM2 , содержащей два шестиэлементных D-триггера со входами предустановки и сброса. Логическая схема половины ИМС показана на рисунке 18.

Триггер D-типа имеет динамическую синхронизацию по фронту импульса, инверсные асинхронные входы предустановки и сброса, прямой D-вход. Триггер выполнен по шестиэлементной схеме и содержит вспомогательный синхронный RS-триггер записи единицы в основной триггер, вспомогательный синхронный RS-триггер записи нуля в основной триггер. С ц елью более подробного ознакомления с микросхемой на рисунке 19 приводится схема «половинки» ИМС К155ТМ2.

Рисунок 19 лучше всего рассматривать вместе с рисунком 18. Транзисторные структуры V9-V10-V11-V12 и V13-V14-V15-V16 образуют базовые трехвходовые логические элементы ТТЛ И-НЕ (здесь они нарисованы без корректирующих диодных цепочек), входящие в основной RS-триггер. Выходной каскад этих элементов способен формировать мощные выходные сигналы, обеспечивающие большой коэффициент разветвления ИМС. Транзисторные структуры V1-V8 образуют еще четыре трехвходовых элемента И-НЕ, входящих в два вспомогательных RS-триггера, но в отличие от элементов И-НЕ, образующих основной RS-триггер инверторы в них сделаны на одном транзисторе (транзисторы V5-V8), т.к. внутри ИМС мощные выходные сигналы элементов И-НЕ не нужны. Такое конструктивное решение позволяет увеличить быстродействие ИМС (один транзистор в любом случае переключится быстрее трех) и уменьшить потребляемую ИМС мощность.

Часто необходимо использовать триггер для деления частоты входных импульсов на два. Для этих целей необходимо производить переключение триггера в новое состояние каждым входным импульсом. Триггер, переключающийся каждый раз в противоположное состояние, при поступлении на вход импульса называется T-триггером или триггером со счетным входом. В сериях выпускаемых микросхем такого триггера нет, однако он может быть создан на базе двухступенчатого D- или RS-триггера, если вход С использовать в качестве счетного входа T, выход Q соединить со входом R, а инверсный выход соединить со входом S. На рисунке 20 показано условное обозначение T-триггера и схема преобразования D- и RS-триггера в T-триггер, а также временная диаграмма работы T-триггера.

Существует еще один тип триггеров - JK-триггеры, способные заменить любой из триггеров, описанных выше. JK-триггеры подразделяются на универсальные и комбинированные.

Универсальный JK-триггер имеет два входа. По входу J триггер устанавливается в состояние Q = 0, по входу K - в противоположное. Отличие JK-триггера от RS-триггера состоит в том, что допускается одновременная подача сигналов на входы J и K, что не приводит к неопределенности, как в случае с RS-триггерами (R = S = 1 запрещенная комбинация), но вызывает смену состояния триггера на противоположное.

Работа JK-триггера описывается уравнением:

;

Универсальность JK-триггера состоит в том, что JK-триггер может выполнять функции RS-триггера непосредственно, и с небольшой модификацией функции T- и D-триггеров. Функционирование JK-триггера описывается таблицей 4. На рисунке 21 показаны условное обозначение JK-триггера на принципиальных электрических схемах и его временная диаграмма, схема на элементах И-НЕ, а на рисунке 22 отражены способы построения T- и D-триггеров на основе JK-триггера. Из рисунка 21 видно, что JK-триггер представляет собой

Таблица 4.
J	K	Qt+1
0	0	Qt
0	1	1
1	0	0
1	1	not(Qt)

двухступенчатый RS-триггер с запрещающими связями, в который введены дополнительные входы и обратные связи.

Комбинированные JK-триггеры имеют дополнительно в своем составе асинхронные входы R и S, обладающие более высоким приоритетом по отношению к остальным входам: при помощи этих входов триггер можно перевести в противоположное состояние независимо от сигналов на всех остальных входах. На рисунке 23 показан пример комбинированного JK-триггера, а также его эквивалент в программе “Electronics Workbench”.