- •Введение
- •Принципы построения пк
- •Классификация памяти
- •1. По способу хранения (по виду запоминающего элемента)
- •2. По способу обращения:
- •3. По методу доступа.
- •Основные характеристики памяти
- •Имс статической памяти
- •Диаграммы работы статической памяти
- •Имс динамической памяти
- •Структурная схема динамической памяти
- •Временные диаграммы
- •Пакетный цикл Burst
- •Имс оперативной памяти
- •Пропускные способности различных типов памяти
- •Модули simm-30, sipp, simm-72
- •Модули dimm-168
- •Применение модулей dram в оперативной памяти Модули dimm-184 ddr sdram
- •Модули dimm-240 ddr2 sdram
- •Модули rimm
- •Маркировка
- •Банк памяти
- •Кэш память
- •Варианты установки кэш:
- •Функция отображения
- •Кэш с прямым отображением Основная память
- •-Адрес основной памяти
- •Множественно- ассоциативное отображение
- •Асинхронная статическая память
- •Прямой, обратный и дополнительный код
- •Типы данных
- •Форматы вещественных чисел
- •Алгоритм перевода числа из десятичного в вещественное
- •Регистры общего назначения процессора
- •Регистры специального назначения
- •Арифметико-логическое устройство
- •Организация памяти
- •Режим работы процессора
- •Сегментирование памяти
- •Физический адрес (фа)
- •Базовый адрес (ба)
- •Относительный адрес (оа)
- •Режим работы процессора
- •Разряд Формирование физического адреса в режиме реальных адресов
- •Формирование физического адреса в защищенном режиме
- •Логический адрес Формирование физического адреса при страничной сегментной организации памяти в 32-х битном режиме
- •Непосредственное значение Структуры команд
- •Способы адресации операндов
- •Режимы адресации процессора Pentium 4
- •Микропроцессорное устройство управления
- •Сигналы магистрали процессора
- •Типы циклов магистрали
- •Циклы захвата магистрали
- •Инициализация процессора.
- •Частоты, используемые в системе.
- •Производительность процессора.
- •Шина isa
- •Система прерываний.
- •Не маскируемые Аппаратные прерывания
- •Принцип работы контроллера pdp.
Типы циклов магистрали
M/IO# |
D/C# |
W/R# |
Типы циклов магистрали |
0 |
0 |
0 |
Подтверждение прерывания |
0 |
0 |
1 |
MALT- цикл остановки (специальный цикл ожидания) |
0 |
1 |
0 |
Чтение данных из порта ввода-вывода |
0 |
1 |
1 |
Запись данных в порт ввода-вывода |
1 |
0 |
0 |
Чтение команды из памяти (выборка команды) |
1 |
0 |
1 |
Комбинация зарезервированная |
1 |
1 |
0 |
Чтение данных из памяти |
1 |
1 |
1 |
Запись данных из памяти |
Командный цикл- это набор циклов магистрали, которые нужно выполнять при выполнении команды.
Любая команда начинается с цикла выборки команды и выполняется в течении одного или нескольких циклов магистрали.
READY# выходной сигнал процессора.
Любой цикл магистрали до получения сигнала READY от аппаратуры. При отсутствии активного уровня процессор восстанавливает пустые такты и с их помощью процессор может взаимодействовать с более медленными устройствами, которые не успевают принимать или отправлять данные.
МП |
|
|
|
M/IO# |
1 |
D/C# |
0 |
W/R# |
0 0 |
READY |
0 |
|
Шина данных
|
Медленное устройство |
Циклы захвата магистрали
Инициализировать передачу данных на магистрали могут несколько устройств (активные устройства). Для разделения доступа к магистрали существует механизм ее захвата. Основным активным устройством с максимальным приоритетом на доступ к магистрали является процессор.
HOLD – входной сигнал при помощи которого активное устройство сообщает процессору о необходимости передачи данных или управления магистралью. После получения сигнала процессор должен закончить текущий цикл и перевести свои линии в третье состояние.
HLDA – его устанавливает процессор в знак подтверждения отключения от шины.
Во время выполнения команд состоящих из нескольких циклов магистрали, например чтения, модификация, запись. Активное устройство не может передавать управление магистралью. Для этого оно блокирует шину установкой соответствующего сигнала.
LOCK#- Это выходной сигнал процессора, сообщающий устройствам о блокировании шины процессором.
PLOCK#-входной сигнал процессора, в котором устройство сообщает процессору о блокировании магистрали. При блокировании шины внешним устройством, цикл называют псевдо- блокированным.
Инициализация процессора.
Инициализацией называется определение начальных установок, необходимых для работы системы. Инициализация происходит сразу же после сброса. Сброс может происходить как програмно, при помощи команды reset так и програмно-аппаратно при помощи входа reset процессора. Длительность инициализации происходит в течении 217 тактов системной шины. В это время выполняется внутренняя микропрограмма самотестирования и инициализации основных регистров.
В завершении регистры содержат значения:
-
EAX – складывается результат самотестирование, если значение =0, то ошибок нет.
-
DX - содержит номер модификации процессора.
-
IP-содержат нулевое значение.
-
CS - содержат максимальное значение.
После загрузки процессор работает в реальном режиме, поэтому первая команда после инициализации будет выполнена по адресу FFF0h. Начиная с этого адреса должна располагаться программа инициализации системы POST. После сброса процессор захватывает магистраль и удерживает ее до окончания инициализации системы.