5. Классификация цсп по архитектуре

Стандартные ЦСП

Существуют два варианта выполнения команды MAC на стандартном ЦСП:

• Когда оба операнда хранятся в памяти данных, поэтому на их выборку требуется два такта, то есть время выполнения n сложений равно 2n.

• Когда один из операндов хранится в памяти программ, поэтому команда исполняется за один такт, и общее время выполнения цикла будет равно n тактов.

Эффективная реализация алгоритма требует использования памяти программ для хранения данных, а максимальное быстродействие достигается только в однокомандном цикле. Одним из вариантов, позволяющим отказаться от использования памяти программ для хранения данных, является применение «двухпортовой памяти», то есть памяти, имеющей два комплекта входных шин — двух шин адреса и данных. Такая архитектура позволяет произвести одновременное обращение по двум адресам. Данное решение применяется в ЦСП компаний Motorola и Lucent. При указанной архитектуре повысить производительность можно только увеличением тактовой частоты.

Улучшенные стандартные ЦСП

«Улучшенные стандартные ЦСП» для повышения производительности системы, по сравнению со стандартными ЦСП, используют следующие методы повышения параллелизма:

• Увеличение количества операционных и вычислительных устройств;

• Введение специализированных сопроцессоров;

• Расширение шин для увеличения количества передаваемых данных;

• Использование памяти с многократным доступом (несколько обращений за такт);

• Усложнение системы команд;

Многие из этих способов применялись уже начиная с самых первых процессоров, поэтому зачастую их невозможно однозначно классифицировать как «стандартные» или «улучшенные».

6. Кластеры процессоров цифровой обработки

Для увеличения вычислительной мощности ПЦОС (процессор цифровой обработки сигналов) традиционные способы используются редко. Повышение тактовой частоты не приводит к желаемому результату потому что возрастает тепловыделение и возникает проблема обращения к памяти. Так как немногие классические ПЦОС имеют вообще кеш-память, проблема часто решается установкой на плате больших объёмов статической памяти, или же уступками в вопросах тепловыделения - например, размещаем 8Мбит Кеш на кристалле процессора.

Есть и принципиально иной случай: многопроцессорные системы. Но, если в случае с МКМД-ЭВМ (множественный поток инструкций/данных) основным решением является общая память, а в транспьютерах соединение производится через специальные устройства ввода-вывода - линки, которые прямо соединяют процессор с процессором, в кластерах ПЦОС используется и тот, и другой способы.

Рассмотрим кластер AD ADSP-2106x SHARC. Каждый процессор ADSP-2106x имеет следующие характеристики:

• 40 Мгц тактовая частота

• до 2 Мбит на чипе

• нерегулярное длинное командное слово (улучшенная структура, позволяющая за такт рассчитывать отсчёт фильтра, или же производить обращение к памятии и операцию АЛУ).

• гарвардская архитектура памяти

• командное слово - 40 бит

• разрядность целых чисел - 32 бит

• поддержка 32-битной плавающей запятой

• поддержка циркулярной, автоинкрементной, битреверсной адресации

• Расширенный набор команд

• 80-битный МАС-блок

Каждый кластер объединяет от 2 до 6 процессоров. Процессоры связаны общей шиной. Каждый процессор имеет по 2 Мбит локальной памяти, доступ к которой происходит по внутренним шинам. Каждый процессор может прочитть или изменить память другого процессора с помощью доступа по общей шине. Имеется 2 Мбит общей памяти, доступ к которой происходит только по общей шине. Кроме того, каждый процессор может послать прерывание другому процессору.

Дополнительно процессоры имеют по 2 или 4 линка, с помощью которых они могт связываться напрямую с процессорами своего кластера, или чужого кластера.

Таким образом, в кластере ПЦОС связь происходит как с помощью общей памяти, так и с помощью линков - как транспьютеры. Аналогичную структуру имеет кластер TI TMS320C6x, в котором может объединяться до 8 процессоров.