Глава 1. Основы микропроцессорной техники

1.1. Классификация микропроцессоров, основные варианты их архитектуры и структуры

1.2. Общая структура и принципы функционирования микропроцессорных систем

1.3. Система команд и способы адресации операндов

1.4. Интерфейсы микропроцессорных систем

1.4.1. Основные понятия

1.4.2. Магистраль VME

1.4.3. Магистраль VXI

1.4.4. PCI - локальная магистраль персональных компьютеров

1.5. Шина USB

1.5.1. Основные сведения о шине USB

Глава 2. Процессоры общего назначения и системы на их основе

2.1. Структура и функционирование процессоров Intel Рб

2.1.1. Суперскалярная архитектура и организация конвейера команд

2.1.2. Режимы работы процессора и организация памяти

2.1.3. Регистровая модель

2.1.4. Внутренняя кэш-память

2.1.5. Форматы команд и способы адресации

2.2. Система команд: операции над целыми числами

2.2.1. Команды пересылки

2.2.2. Команды арифметических операций

2.2.3. Команды логических операций и сдвигов

2.2.4. Команды битовых и байтовых операций

2.2.5. Команды операций со строками символов

2.3. Система команд: операции управления

2.3.1. Команды управления программой

2.3.2. Команды поддержки языков высокого уровня

2.3.3. Команды организации защиты памяти

2.3.4. Команды управления процессором

2.3.5. Префиксные байты

2.4. Система команд: операции над числами с плавающей точкой 105

2.4.1. Форматы представления чисел

2.4.2, Выполнение операций

2.4.3. Команды пересьтлки данных

2.4.4. Команды арифметических операций

2.4.5. Команды сравнения

2.4.6. Команды специальных операций

2.4.7. Команды управления FPU

2.5. Система команд: операции ММХ

2.5.1. Форматы представления данных и выполнение операций

2.5.2. Команды пересылки и преобразования данных

2.5.3. Команды арифметических операций

2.5.4. Команды логических операций и сдвигов

2.5.5. Команды сравнения и нахождения максимума/минимума

2.6. Система команд: операции SSE

2.6.1. Форматы представления данных и выполнение операций

2.6.2. Команды пересылки и преобразования данных

2.6.3. Команды арифметических операций

2,6.4. Команды логических операций

2.6.5. Команды сравнения и нахождения максимума/минимума

2.6.6. Команды преобразованияформата чисел

2.6.7. Команды управления

2.6.8. Команды пересылки данных с управлением кэшированием

2.7. Работа процессора в защищенном и реальном режимах

2.7.1. Сегментация памяти в защищенном режиме

2.7.2. Страничная организация памяти

2.7.3. Защита памяти

2.7.4. Поддержка многозадачного режима

2.7.5. Реализация режима виртуального 8086 (V86)

2 Функционирование процессора в реальном режиме

2.8. Реализация прерываний и исключений. Обеспечение тестирования и отладки

2.8.1. Виды прерываний и исключений, реализация их обслуживания

2.8.2. Причины возникновения исключений

2.8.3. Средства обеспечения отладки

2.8.4. Реализация тестирования и контроля функционирования

2.9.RISC-микропроцессоры и RISC-микроконтроллеры семейств PowerPC (МРС60х,МРС50х)

2.9.1. RISC-микропроцессоры семейств МРС60х

2.9.2. RISC-микроконтроллеры семейств МРС5хх

Глава З. Использование кэш-памяти и организация основной памяти

3.1. Общие принципы организации кэш-памяти

3.1.1. Понятия тега, индекса и блока

3.1.2. Механизм кэш-памяти с прямым отображением данных

3.1.3. Механизм кэш-памяти с ассоциативным отображением данных

3.1.4. Обновление информации в кэш-памяти

3.1.5. Согласованность кэш-памяти

3.2. Кэш-память команд и данных

3.2.1. Кэш-память адресной трансляции

3.2.2. Внутренние кэш-памяти команд и данных

3.2.3. Алгоритм кзш-замещений

3.2.4. Состояния кэш-памяти данных

3.2.5. Согласованность внутренних каш-памятей

3.3. Функционирование памяти

3.3.1. Трансляция сегментов

3.3.2. щресация физической памяти

3.3.3. Трансляция страниц

3.3.4. Комбинирование сегментной и страничной трансляции

3.4. Защита памяти

З.4.1.Зачем нужна защита

3.4.2. Обзор механизмов защиты

3.4.3. Уровень защиты сегментов

3.4.4. Уровень защиты страниц

3.4.5. Комбинирование защиты сегментов и страниц