- •1 Определение информации. Определение аналоговой информации. Определение дискретной информации. Определение и схема цифрового автомата. Определение такта, тактового интервала.
- •2 Шесть основных принципов построения алгоритма (пояснения и примеры)
- •3 Принципы Неймана построения эвм. Общее и Неймановское определение эвм. Блочная базовая схема эвм
- •4 Физический носитель нуля и единицы (vt-диаграмма с указанием зон «0» и «1»)
- •5 Двоичное кодирование простых чисел (формула, пределы). Смещенный двоичный код (преимущества, пределы для простых чисел)
- •6 Двоичное кодирование вещественных чисел. Нормализованная 2-хбайтовая схема представления двоичного вещественного числа с плавающей запятой.
- •7 Кодирование символов (принцип). Основные стандартные таблицы символов
- •8 Управляющий автомат с "жесткой" логикой (определения). Схема и принцип действия.
- •9 Управляющий автомат с программой в памяти (определения). Схема и принцип действия.
- •10 Принцип принудительной адресации микрокоманд, схема. Принцип естественной адресации микрокоманд
- •12 Вертикальное микропрограммирование. Схема. Достоинства и недостатки.
- •14 Горизонтально-вертикальное микропрограммирование. Схема. Достоинства и недостатки.
- •15 Базовая схема микропрограммного автомата. Порядок построения простой горизонтальной микропрограммы
- •16 Базовая схема центрального микропроцессора.
- •17 Основные этапы выполнения команды обработки информации микропроцессором(схема)
- •1. Этап выборки команды:
- •2 Этап исполнения команды. :
- •18 Общий формат машинной команды в объектных кодах. Схема построения.
- •19 Программная регистровая модель пэвм. 6 групп программно доступных регистров цп и МсП.
- •20 Схема и назначение основных регистров общего назначения. Схема регистра флагов.
- •21 Схема и назначение сегментных регистров. Схема сегментной адресации памяти.
- •22 Схема формирования эффективного, линейного и физического адреса
- •23 Адресуемая память (схема). Способы адресации операндов в машинной команде.
- •24 Ассоциативная и стековая память (схемы). Принцип работы. Область использования.
- •2. Ассоциативная память (сверхоперативная память или кэш-память).
- •25 Типы памяти (классификация). Контроллер озу (схема и основные сигналы управления)
- •26 Схема логического распределения памяти по адресам 00000h-а0000h
- •27 Схема логического распределения памяти по адресам а0000h-ffffFh
- •28 Понятие шины и магистрали, состав шины. Характеристики шин. Схема наследуемой шинной архитектуры хт. Основные типы современных шинных архитектур. Особенности их схем.
- •29 Формирования шинного интерфейса для внешних устройств. Схема. Порядок работы.
- •30 Буферизация и изменение формата данных. Схема. Задачи буферизации данных.
- •31 Системный интервальный таймер 8254. Схема, назначение каналов, сигналы и функционирование.
- •32 Режимы использования каналов интервального таймера. Диаграммы и особенности режимов.
- •33 Схемы и конкретные режимы использования каналов 0, 1 и 2 системного интервального таймера.
- •34 Часы реального времени. Порты доступа и регистры часов. Структурная схема и функционирование.
- •35 Частота генератора часов. Формат bcd и схема его использования в пэвм. Константы cmos setup.
- •12. Контроллер клавиатуры пэвм i8049.
- •40 Основные задачи прерывания выполнения программы. Общая схема механизма прерывания программы. Порядок восстановления прерванной программы. Типы прерываний.
- •41 Схема контроллера прерываний. Назначение основных регистров. Порядок программирования
- •14. Контроллер прерываний i8259a
- •42 4 Режима формирования приоритетов пкп, 2 режима завершения прерываний пкп.
- •43 Схема формирования адреса вектора по номеру аппаратного (радиального) прерывания для ведущего и ведомого контроллера прерываний.
- •44 Контроллер прямого доступа к памяти. Назначение. Основные задачи. Принципы работы.
- •45 Общая функциональная схема реализации. Порядок ее работы.
- •46 Контроллер пдп 8237а. Схема. Регистры.
- •47 Основные сигналы контроллера пдп i8327а. Порты доступа. Порядок программирования
- •48 4 Режима работы контроллера пдп i8327а. Основные типы передачи информации
- •49 Видеоконтроллер ega. Схема. Назначение отдельных блоков и их функционирование.
- •50 Видеоконтроллер vga. Основные режимы использования. Регистры. Порядок программирования.
- •51 Страничная организация экранной памяти (схема). Области пзу эвм для обмена видеоданными.
- •52 Состав байта-атрибута символа в текстовом режиме. Палетты – виды, состав и адреса доступа.
- •53 Пикселы. Порядок программирования видеоизображения. Понятие о 3d, Direct X.
- •54 Архитектура дисковой подсистемы пэвм (основные понятия).
- •55 Структура файловой системы dos размещения информации на магнитном диске (схема).
- •56 Состав mbr, br, Root и fat.
- •57 Структура файловой системы ntfs. Схема взаимодействия с операционными системами.
- •58 Raid-массивы. Схемы вариантов, назначение, области использования.
- •59 Основные методы восстановления информации на hdd при потере pt мbr и br.
- •60 Обеспечение отказоустойчивости ntfs. Порядок восстановления удаленных файлов.
- •61 Контроллер нгмд 8272. Схема. Регистры. Система команд. Значения основных констант.
- •62 Контроллер нжмд. Схема. Регистры контроллера. Характеристики интерфейсов связи.
- •63 Методы кодирования информации на магнитных дисках (диаграммы). Интерлинг и предкомпенсация.
- •64 Основные типы современных накопителей информации и их характеристики (объем, скорость доступа).
- •65 Система ввода/вывода bios. Назначение. Задачи. Таблицы портов. Доступ к переменным.
- •66 Система PnP автоопределения различных устройств пэвм. Принципы построения. Ресурсы. Схема распределения.
- •67 Основные компоненты современных систем автоматического распределения ресурсов bios.
48 4 Режима работы контроллера пдп i8327а. Основные типы передачи информации
Режимы работы контроллера ПДП.
1. Режим одиночной передачи (Signle Transfer Mode).
После каждого цикла передачи контроллер освобождает шину процес-сору, но сразу же начинает проверку сигналов запроса и, как только обнару-живает активный сигнал запроса, инициирует следующий цикл передачи.
2. Режим блочной передачи (Block Transfer Mode).
В этом режиме наличие сигнала запроса требуется только до момента выдачи контроллером сигнала "Подтверждение запроса на ПДП" (DACK), после чего шина не освобождается вплоть до завершения передачи блока.
3. Режим передачи по требованию (Demand Transfer Mode).
Данный режим является промежуточным между двумя первыми: передача идет непрерывно до тех пор, пока активен сигнал запроса, состояние которого проверяется после каждого цикла передачи. Как только устройство не может продолжить передачу, сигнал запроса сбрасывается им и контроллер приостанавливает работу. Этот режим применяется для обмена с медленными устройствами, не позволяющими по своим времен-ным характеристикам работать с ПДП в режиме блочной передачи.
4. Каскадный режим (Cascade Mode).
Режим позволяет включить в подсистему ПДП более одного контролле-ра в тех случаях, когда недостаточно четырех каналов ПДП. В этом режиме один из каналов ведущего контроллера используется для каскадирования с контроллером второго уровня. Для работы в каскаде сигнал HRQ ведомого контроллера подается на вход DREG ведущего, а сигнал DACK ведущего подается на вход HDLA ("Потверждение захвата шины") ведомого.
Типы передач данных контроллером ПДП i8237А
1. Передача память-память (Memory-to-memory DMA).
Используется для передачи блока данных из одного места памяти в другое. Исходный адрес определяется в регистрах нулевого канала, выходной - в регистрах первого канала. Передача происходит с использова-нием рабочего регистра контроллера в качестве промежуточного звена для хранения информации.
2. Автоинициализация (автозагрузка, Autoinitialization).
После завершения обычной передачи использованный канал ПДП маскируется и должен быть перепрограммирован для дальнейшей работы с ним. При автоинициализации маскировка канала после окончания передачи не происходит, а регистры текущего адреса и счетчик циклов автоматически загружаются из соответствующих регистров с начальными значениями.
3. Режим фиксированных приоритетов.
В этом режиме канал 0 всегда имеет максимальный приоритет, а канал 3- минимальный и любая передача по каналу с более высоким приоритетом будет выполняться раньше, чем по каналу с более низким приоритетом.
4. Циклический сдвиг приоритетов.
Каждому каналу, по которому прошла передача, автоматически присва-ивается низший приоритет, после чего право на передачу получает канал с наивысшим приоритетом.
5. Сжатие времени передачи (Compressed transfer timing).
При синхронной передаче ПДП может сократить время выполнения так-та передачи на 2 цикла за счет тактов ожидания, входящих в каждый цикл.