2.1. Ацп поразрядного уравновешивания

Метод поразрядного уравновешивания или последовательного приближения целесообразно применять в тех случаях, когда на интервале между двумя соседними отсчетами приращение аналогового напряжения ∆U значительно больше U_кв, а также, когда необходимо выполнять АЦП со строгой периодичностью за время, не зависящее от конкретных значений сигнала.

Вариант упрощенной структурной схемы АЦП поразрядного уравновешивания приведен на рис. 33.5. Графики напряжений, поясняющие работу схемы, приведены на рис. 33.6. Схема включает регистр поразрядного кодирования RG, ЦАП, компаратор, формирователь адреса и узел синхронизации.

В качестве регистра поразрядного кодирования может быть применен восьмиразрядный регистр хранения с адресацией - К555ИР30. Регистр имеет три адресных входа: А0, А1, А2, информационный вход D, вход установки в нуль , вход разрешения и восемь информационных выходов Q0 – Q7. Выходы регистра являются и выходами АЦП.

Узел синхронизации содержит задающий генератор и формирователь импульсов управления, а также вспомогательные логические элементы: “И”, “ИЛИ” и “ИЛИ – НЕ”. Задающий генератор вырабатывает прямоугольные импульсы U_зг с тактовой частотой f_Т (рис. 33.6), определяющей быстродействие АЦП. Формирователь импульсов управления преобразует импульсы генератора в импульсы , обеспечивающие обнуление разрядов регистра, в импульсы управления формирователем адреса U_адр., а также в импульсы и D.

Преобразование аналогового напряжения в цифровую форму осуществляется циклами. Каждый цикл состоит из n тактов, причем, n – число разрядов АЦП (например, в схеме рис.33.5 n = 8). Начало цикла определяется временным положением импульса . Этим импульсом все разряды регистра приводятся в нулевое состояние.

Начало первого такта определяется началом первого импульса U_адр.., который поступает на вход формирователя адреса через логический элемент ИЛИ – НЕ на вход разрешения , а через элемент ИЛИ – на вход D регистра. В результате воздействия этого импульса на указанные входы устанавливается адрес старшего (восьмого) разряда регистра, и в этот разряд записывается единица.

На выходе регистра последовательного приближения формируется начальная кодовая комбинация 10000000. Эта комбинация воздействует на вход ЦАП, отклик которого представляет напряжение U_ЦАП., соответствующее середине допустимого диапазона изменений входных аналоговых сигналов.

Напряжение U_ЦАП. поступает на инвертирующий вход компаратора. На прямой вход компаратора поступает аналоговый сигнал U_вх. Если U_вх > U_ЦАП., на выходе компаратора устанавливается положительное напряжение, которое через диод D передается на вход элемента И. Импульсом элемент И открывается, и уровень логической единицы через ячейку ИЛИ передается на вход D регистра. Одновременно на входе разрешения элементом ИЛИ – НЕ формируется разрешающий низкий уровень. Единица фиксируется в старшем разряде, и первый такт цикла завершается. На этом этапе определяется значение старшего разряда кодовой комбинации.

Второй такт начинается вторым импульсом U_адр... В результате воздействия этого импульса устанавливается адрес седьмого разряда регистра, и в этот разряд записывается единица. На выходе регистра формируется кодовая комбинация 11000000. Далее процессы проходят так же, как и в первом такте. Отличия могут заключаться только в результатах сравнения напряжения U_ЦАП, соответствующего новой кодовой комбинации, с U_вх.

Допустим, что на втором этапе U_ЦАП > U_вх. На выходе компаратора устанавливается отрицательное напряжение. Это напряжение ограничивается диодом D, и на входе элемента И формируется 0. На интервале очередного импульса логический 0 фиксируется в седьмом разряде регистра.

Физические процессы, протекающие на последующих тактах, аналогичны рассмотренным. На восьмом такте определяется значение младшего разряда, и кодовая комбинация с точностью U_кв. соответствует U_вх. Вывод данных может быть организован как в параллельном, так и в последовательном коде.