Литература

Основная

1. Калабеков Б.А. Цифровые устройства и Интерфейсы переферийных устройств. – М.: Горячая линия-Телеком, 2005. – 336 с.: ил.

2. Интерфейсы переферийных устройств / Под ред. Д.В. Пузанкова. – СПб.: Политехника, 2003. – 935 с.: ил.

Дополнительная

1. Бройдо В.Л. Вычислительные системы, сети телекоммуникации. - СПб.: Питер, 2005. – 568 с.

2. Хамахер К. Организация ЭВМ. – СПб.: Питер, 2003. – 848 с.: ил.

Специальность (шифр), форма обучения	Вычислительные машины, комплексы, системы и сети (230101.65), очная
Название дисциплины	Интерфейсы переферийных устройств
Курс, семестр	IV, VIII
Ф.И.О. преподавателя – разработчика материалов	Ткачук И.Ю.

Лекция 12

Тема 5.5. Шина isa. Шина pci. План

• Шины ISA и EISA .

• Принципы построения.

• Скорость обмена информацией.

• Электрические интерфейсы.

• Назначение контактов разъема.

• Шина PCI.

• Протокол шины.

• Таймеры, задержки и буферы.

• Команды шины и адресация.

• Прерывания.

• Электрический интерфейс.

Шина isa

ISABus (Industry Standard Architecture) - шина расширения, применяется с первых моделей РС и ставшая промышленным стандартом. В компьютере ХТ использовалась шина с разрядностью данных 8 бит и адреса - 20 бит. В компь­ютерах АТ ее расширили до 16 бит данных и 24 бит адреса. В таком виде она существует и поныне. Конструктивно, как показано на рисунке, шина выполнена в виде двух щелевых разъемов с шагом выводов 2,54 мм (0,1 дюйма). Подмножество ISA-8 использует только 62-контактный слот (ряды А. В), в ISA-16 применяется дополнительный 36-контактный слот (ряды С, В). С появлением 32-битных процессоров делались попытки расширения разрядности шины, но все 32-битные шины ISA не являются стандартизованными, кроме ЕISA. Шина РС/104, разработанная для встраиваемых контроллеров на базе РС, отличается от обычной ISA только конструктивно.

Для шины ISA выпущено (и продолжает выпускаться) огромное количество разнообразных карт расширения. Ряд фирм выпускает карты-прототипы, представляющие собой печатные платы полного или уменьшенного формата с крепежной скобой. На платах установлены обязательные интерфейс­ные цепи - буфер данных, дешифратор адреса и некоторые другие. Остальная часть платы свободна, и здесь разработчик может разместить макетный вариант своего устройства. Эти платы удобны для проверки нового изделия, а также для монтажа единичных экземпляров устройства, когда разработка и изготовление печатной платы нерентабельно.

Шина ISA обеспечивает возможность обращения к 8- или 16-битным регистрам устройств, отображенным на пространства ввода-вывода и памяти, непосред­ственно доступные по командам центрального процессора. Диапазон адресов па­мяти для устройств ограничен областью верхней памяти UМА (А0000-FFFFFh), поскольку ниже и выше находится ОЗУ расположенное на системной плате. Для шины ISA-16 настройками СМОS Setap может быть разрешено пространство между 15-м и 16-м мегабайтом памяти (при этом компьютер не сможет исполь­зовать более 15 Мбайт ОЗУ). Процессоры х86 при адресации портов ввода-вы­вода используют только 16 разрядов адреса, так что максимально возможный диапазон адресов ввода-вывода - 0000-FFFFh. Для шины ISA диапазон адре­сов ввода-вывода сверху ограничен количеством задействованных для дешифра­ции бит адреса, нижняя область адресов 0-FFh недоступна (зарезервирована под устройства системной платы). В РС была принята 10-битная адресация ввода-вывода, при которой линии адреса А[15:10] устройствами игнорировались. Та­ким образом, диапазон адресов устройств шины ISA ограничивается областью 100h—3FFh, то есть всего 758 адресов 8-битных регистров. На некоторые из ад­ресов претендуют стандартные устройства (см. п. 3.3). Впоследствии стали при­менять 12-битную адресацию (диапазон 100h—FFFh). При ее использовании при­ходится учитывать возможность присутствия на шине старых 10-битных адапте­ров, которые “отзовутся” на адрес с подходящими ему битами А[9:0] во всей допустимой области 12-битного адреса четыре раза (у каждого 10-битного адре­са будет еще по три 12-битных псевдонима). Полный 16-битный адрес использу­ется только в шинах Е ISA и РСI.

Шина ISA -8 может предоставить до 6 линий запросов прерываний, ISA-16 - 11. Часть из них могут -«отобрать» устройства системной платы или шина РС1.

Шина 18А-8 позволяет использовать до трех 8-битных каналов ВМА. На 16-битной шине доступны еще три 16-битных и один 8-битный канал.

В каждый момент времени шиной может управлять только одно устройство-задатчик, обращающееся к ресурсам (портам или ячейкам памяти) устройств-исполнителей. Основным задатчиком является контроллер шины, расположен­ный на системной плате. Он формирует запросы к исполнителям по командам обращения к памяти или вводу-выводу, выполняемым центральным процессо­ром по сигналам контроллера DМА и контроллера регенерации памяти. Задат­чиком на некоторое время может стать устройство, захватившее управление ши­ной через запрос по 16-битному каналу DМА. Такой режим работы устройства называют прямым управлением шиной. При этом канал DМА применяется для арбитража шины, а адаптер bus-master формирует все адресные и управляющие сигналы шины, не забывая передать управление шиной процессору не позднее, чем через 15 мкс (чтобы не нарушить регенерацию памяти).

Вес перечисленные ресурсы шины должны быть бесконфликтно распределе­ны. Бесконфликтность подразумевает выполнение следующих условий.

• Каждое устройство-исполнитель должно управлять шпион данных только при чтении по его адресам или но используемому им каналу DМА. Облас­ти адресов, по которым выполняется чтение регистров различных уст­ройств, не должны пересекаться. Поскольку при записи тиной данных управляет лишь текущий задатчик, возможность конфликтов, приводящих к искажениям данных, исключена. «Подсматривать» операции записи, ад­ресованные не данному устройству, не возбраняется.

• Назначенную линию IRQx или DRQx устройство должно держать на низ­ком уровне в пассивном состоянии и переводить в высокий уровень для активации запроса. Неиспользуемыми линиями запросов устройство уп­равлять не имеет права, они должны быть электрически откоммутированы или подключаться к буферу, находящемуся в третьем состоянии. Одной линией запроса может пользоваться только одно устройство. Такая неле­пость (с точки зрения схемотехники ТТЛ) была допущена в первых РС и из требований совместимости тиражируется до сих пор.

Задача распределения ресурсов для старых адаптеров решалась с помощью джамперов, затем подвились программно конфигурируемые устройства, которые вытесняются автоматически конфигурируемыми платами РnР. Прямой доступ к памяти позволяет абоненту шины организовывать обмен данными между своим регистром и памятью под управлением контроллера DМА, минуя центральный процессор. До выполнения обмена канал DМА должен быть инициализирован - задан начальный адрес и размер пересылаемого блока па­мяти, направление и режим обмена. После инициализации канала обмен выполняется по инициативе ПУ.

Для интерфейса ПУ каждый канал DМА представляется парой сигналив: за­прос обмена - DRQx и подтверждение обмена - DАСКх#, где х - номер исполь­зуемого канала. На рисунке приведена диаграмма стандартного цикла передачи байта (для 8-битного канала) или слова (для 16-битного) от ПУ в память по каналу DМА.