Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
осрв.doc
Скачиваний:
20
Добавлен:
25.04.2019
Размер:
269.82 Кб
Скачать

Вопрос 42. Стандарты на осрв. Их роль в развитии осрв. Нормы esse консорциума vita.

Как и во многих других областях, стандарты стали появляться лишь после того, как уже был создан ряд ОСРВ. Основной целью введения стандартов является облегчение переноса программного обеспечения из одной системы в другую. Разработчики СРВ часто ставят задачу обеспечения максимальной скорости работы и компактности ОСРВ выше задачи ее стандартизации. Поэтому, с одной стороны, среди ОСРВ преобладают системы с уникальным устройством, а с другой стороны, многие стандарты носят весьма общий характер. При этом даже системы, декларирующие свою совместимость с некоторым стандартом, обычно содержат ряд расширений, выходящих за его рамки. Тем не менее, важность стандартов состоит в том, что они фактически выступают в качестве аксиоматической базы, задающей определения рассматриваемых объектов и понятий.

Нормы ESSE консорциума VITA

Нормы ESSE консорциума VITA (VMEbusInternationalTradeAssociation) находятся в стадии разработки, но уже оказывают влияние на разработчиков ОСРВ в силу весомости организации VITA (напомним, шина VME занимает лидирующее положение среди шин для промышленных компьютеров и встраиваемых систем). Нормы прежде всего ориентированы на унификацию приложений для встраиваемых систем в области телекоммуникаций, автомобилестроения и промышленности. Основной целью норм ESSE также является стандартизация ОСРВ (ядра и подсистемы ввода/вывода).

Вопрос 43. Типы архитектур осрв. Объектная архитектура на основе объектов-микроядер. Основные принципы построения.

В этой архитектуре (используемой в ОСРВ SoftKernel) API отсутствует вообще. Взаимодействие между компонентами системы (микроядрами) и пользовательскими процессами осуществляется посредством обычного вызова функций, поскольку и система, и приложения написаны на одном языке (C++). Это обеспечивает максимальную скорость системных вызовов.<>/p

Равноправие всех компонент системы обеспечивает возможность переключения задач в любое время.

Объектно-ориентированный подход обеспечивает модульность, безопасность, легкость модернизации и повторного использования кода.

Роль API играет компилятор и динамический редактор объектных связей (linker).

Поскольку разные приложения разделяют одни микроядра, то они должны работать в одном адресном пространстве. Следовательно, система не может использовать виртуальную память и тем самым работает быстрее (так как исключаются задержки на трансляцию виртуального адреса в физический).

Поскольку все приложения и сами микроядра работают в одном адресном пространстве, то они загружаются в память, начиная с неизвестного на момент компиляции адреса. Следовательно, приложения и микроядра не должны зависеть от начального адреса.

Вопрос 44. Процессоры sparc. Общий обзор.

В 1987 году SunMicrosystemsаннонсировалаSUN-4 - первую компьютерную систему, основанную на новой RISCCPU архитектуре SPARC (ScalableProcessorARChitecture). В отличие от многих других процессоров, SPARC позиционировался как открытая архитектура, которую могут использовать все.

Общийобзор

SPARC процессоры используют Берклевскую архитектуру, основанную на регистровых окнах. Внутренние регистры образуют блоки с частичным перекрытием. Основной целью было ускорение вызовов процедур за счет минимизации числа обращений к памяти (для этого используется внутренний стек).

Основные члены семейства

SPARC (1987, 55000 транзисторов, 33 MHz, 20 MIPS):

• 32-бит шина адреса и данных

• 4-х стадийный конвейер

• 2 исполняющих устройства: 1 IU (data + address) + 1 shiftunit

• всего 50 инструкций, каждая исполняется за 1 цикл

MICROSPARC-II (1994, 85 MHz, 85 MIPS, 64 Specint 92, 55 Specfp 92):

• 16Кб кэш инструкций + 8Кб кэш данных (32-бит Гарвардская архитектура)

• интерфейс сопроцессора

• встроенная логика для поддержки DRAM и ввода/вывода

SuperSPARC-ll (1995, 3100000 транзисторов, 90 MHz, 148 Specint 92, 143 Specfp 92):

• 3 инструкции за цикл

• 20Кб кэш инструкций + 16Кб кэш данных (32-бит Гарвардская архитектура)

• 64-бит шина данных

• 4-х стадийный конвейер

UltraSPARC-ll (1996, 250 MHz, 400 Specint 92, 450 Specfp 92):

• 4 реально исполняемых инструкции за цикл

• суперскалярный процессор: 6 исполняющих устройств: 2 IU + 2 FPU + 1 BU + 1 load/storeunit

• 9-ти стадийныйконвейер

• многоуровневая обработка прерываний, организованных в стек