В данной схеме бит переноса из старшего разряда сумматора стано-

ится старшим разрядом суммы.

Задание 1

Синтезировать схему четырехканального мультиплексора (4 х 1) и

исследовать его работу. Для синтеза использовать Логический преобразо-

ватель программы EWB.

Порядок выполнения задания

1.Открыть окно Логического преобразователя.

2.Ввести таблицу истинности, описывающую работу четырехканального мультиплексора.

3.Найти логическое выражение для мультиплексора.

4.Произвести минимизацию полученного логического выражения.

5.Синтезировать схему мультиплексора.

6.Исследовать работу схемы мультиплексора задавая различные

информационные сигналы с Генератора слов.

Задание 2 Синтезировать и исследовать параллельный трехразрядный сумматор с последовательным переносом.

Указания к работе

Схема сумматора изображена на рис. 6.4. Ввод двоичных кодов слагаемых

производится с выходов Генератора слов. Для контроля вводимых слов и

результата суммы используются цифровые семисегментные индикаторы.

При построении схемы использованы цифровые подсхемы

Рис. 6.4

Порядок выполнения задания

1. Синтезировать схему параллельного трехразрядного сумматора

в соответствии с рис. 6.4 При синтезе схемы создайте вначале подсхему

полного сумматора.

Для этого:

а) синтезируйте схему полного сумматора на рабочем столе програм-

мы EWB в соответствии с рис. 4.4 без выводных клемм, используя

необходимые элементы из панели инструментов,

б) выберите из меню Edit, затем Select All;

в) выберите из меню Circuit (схема), затем Subcircuit (подсхема).

В открывшемся диалоговом окне впечатайте название схемы SUM. Затем нажмите Copy from Circuit. После этого в панели Инструментов появится иконка синтезированной подсхемы;

г) создайте выводы подсхемы перетаскивая мышью провод из элемента подсхемы к краю окна подсхемы. Когда появится маленький прямоугольник (клемма), отпустите кнопку мыши. Появившаяся клемма становится выводом на подсхеме (Рис 7.4);

Рис 7.4

д) удалите подсхему и очистите рабочий стол.

2. Соберите полную схему трехразрядного сумматора, используя

подсхему сумматора и цифровые индикаторы из панели инструментов.

Для ввода двоичных кодов слагаемых использовать Генератор слов, с вы-

ходов которого возможно снимать различные коды слагаемых. Для задания

значений слагаемых установить их двоичные коды в соответствии со зна-

чениями, установленными на Генераторе слов (рис. 8.4).

Рис 8.4

3.Нажатием на клавишу Step Генератора слов подавайте по тактам двоичные

коды слагаемых на сумматор. Контроль вводимых значений и результата суммы осуществляйте с помощью цифровых индикаторов в десятичной системе счисления.

Содержание отчета

Отчет должен содержать схемы мультиплексора, трехразрядного сумматора, таблицы истинности, результаты испытаний.

Контрольные вопросы.

1. Каково значение мультиплексора

2. Каково назначение адресного входа мультиплексора

3. Как определить разрядность адресного входа мультиплексора

4. Укажите порядок синтеза схемы мультиплексора.

5. Как работает одноразрядный сумматор

6. Составьте логическую схему одноразрядного полного сумматора.

7. Как работает параллельный n – разрядный сумматор