22. Параллельный регистр
Для хранения двоичного числа, состоящего из большего количества разрядов, используют несколько параллельно соединенных D-триг-геров. На рис. 1.16 показана схема, предназначенная для хранения четырехразрядного двоичного числа.
Рис. 1.16. Простейший параллельный регистр
Такая схема называется параллельным регистром. Для того, чтобы сохранить какое-либо число в таком регистре, нужно подать это число поразрядно на входы D0—D3. Затем на вход С схемы подается импульс записи. По заднему фронту этого импульса число записывается в регистр. Причем каждый разряд числа записывается в свой отдельный D-триггер. Записанное в регистр число можно считывать с выходов Q0—Q3.
В схеме_регистра присутствует также вход сброса R . Он объединяет входы R всех триггеров и используется для начальной установки всех разрядов регистра в нулевое состояние. В цифровой технике это называется «начальная установка».
В реальных микропроцессорных устройствах чаще используются восьмиразрядные параллельные регистры. На рис. 1.17 изображено схемное обозначение одного из таких регистров. Его внутренняя структура и назначение выводов аналогичны структуре и назначению выводов регистра, изображенного на рис. 1.16.
23.
Правила построения логических схем:
1) Определить число логических переменных.
2) Определить количество базовых логических операций и их порядок. 3) Изобразить для каждой логической операции соответствующий ей логический элемент. 4) Соединить логические элементы в порядке выполнения логических операций.
Построим логическую схему для логического выражения:
Для этого нам потребуется 3 логических элемента: 1. Логический элемент И 2. Логический элемент ИЛИ 3. Логический элемент НЕ
24. Сдвигающие (последовательные) регистры
Последовательные (сдвигающие) регистры представляют собою цепочку разрядных схем, связанных цепями переноса. Основной режим работы — сдвиг разрядов кода от одного триггера к другому на каждый импульс тактового сигнала. В однотактных регистрах со сдвигом на один разряд вправо слово сдвигается при поступлении синхросигнала. Вход и выход последовательные (англ. Data Serial Right, DSR).
Согласно требованиям синхронизации в сдвигающих регистрах, не имеющих логических элементов в межразрядных связях, нельзя применять одноступенчатые триггеры, управляемые уровнем, поскольку некоторые триггеры могут за время действия разрешающего уровня синхросигнала переключиться неоднократно, что недопустимо. Появление в межразрядных связях логических элементов, и тем более, логических схем неединичной глубины упрощает выполнение условий работоспособности регистров и расширяет спектр типов триггеров, пригодных для этих схем. Многотактные сдвигающие регистры управляются несколькими синхропоследовательностями. Из их числа наиболее известны двухтактные с основным и дополнительным регистрами, построенными на простых одноступенчатых триггерах, управляемых уровнем. По такту С1 содержимое основного регистра переписывается в дополнительный, а по такту С2 возвращается в основной, но уже в соседние разряды, что соответствует сдвигу слова. По затратам оборудования и быстродействию этот вариант близок к однотактному регистру с двухступенчатыми триггерами.
Примеры:
SN74ALS164 (КР1533ИР8) — восьмиразрядный сдвиговый регистр с последовательной загрузкой и параллельной выгрузкой. Оснащён двумя входами, A и B, что позволяет заперев один из них (установив на нём низкий уровень напряжения по положительному фронту тактового импульса), осуществлять ввод данных в последовательном коде по другому входу.
SN74ALS165 (КР1533ИР9), SN74ALS166 (КР1533ИР10) — восьмиразрядный сдвиговый регистр с параллельной выгрузкой, работающий в двух режимах: параллельной загрузки и сдвига,
SN74198 (КР1533ИР13) — восьмиразрядный реверсивный сдвиговый регистр, имеющий четыре режима работы: параллельная загрузка, сдвиг влево, сдвиг вправо и блокировка.
SN74LS295 (КР1533ИР16) — четырёхразрядный реверсивный сдвиговый регистр с тремя состояниями выходов, имеющий четыре режима работы: параллельная загрузка, сдвиг влево, сдвиг вправо и блокировка.