Мп Pentium. Структурная схема, временные диаграммы работы.

Мп Pentium является представителем следующего после I486 поколения микропроцессоров Intel и совместим со всеми предыдущими моделями, типа 80х86. Новая архитектура реализующая конвейерную обработку, имеющая отдельные КЭШ памяти данных и команд, конвейерное устройство с плавающей запятой и внешне 64-х разрядное ШД, обеспечивая значительное повышение производительности МП. Кристалл содержит 3.1млн транзисторов. Корпус микросхемы выполнен в виде керамической матрицы. С числом рядов 21х21 по 4 вывода в каждом ряду, с общим числом выводов 273. Столбцы выводов пронумерованы слева направо от ключа буквами латинского алфавита от «a» до «w», а строки снизу вверх арабскими цифрами от 1 до 21.

Структурная схема.

В составе структурной схемы можно выделить 2 целочисленных конвейера U и V, устройства с плавающей запятой, КЭШ памяти данных и команд, устройства управления (УУ), управляющее ПЗУ, буфер предварительной выборки, дешифратор команд, буфер предсказания переходов, устройства страничного преобразования и шинное устройство.

Два целочисленных конвейера аналогичных по структуре и порядку функционирования. В них конвейерный режим, как и в 486 реализован на 5 ступенях:

1. Предварительная выборка (PF);

2. Декодирование (D1);

3. Генерация адреса (D2);

4. Исполнение (EX);

5. Обратная запись (WB).

На первой ступени (PF) команда выбирается из КЭШ памяти или внешнего ЗУ. Наличие независимых КЭШа данных и КЭШа команд исключает конфликты при выборке команд. Два независимых буфера предварительной выборки по 32 байта работают совместно с буфером предсказания переходов. На второй ступени (D1) выполняется декодирование, для запуска одной или двух команд одновременно. Вычисление адресов операндов. Размещённых в памяти, реализуется на ступени D2. На ступени EX команды исполняются в АЛУ. На последней ступени WB завершается исполнение команд. Запуск выполнения команд в конвейерах осуществляется одновременно. Если на ступени EX происходит задержка выполнения команды в одном из конвейеров то последующие команды не поступают, пока на обоих конвейерах не завершится переход команд на ступень WB.

Дешифратор команд преобразовывает коды выбранных команд для последующего исполнения их на конвейерах.

Управляющее ПЗУ управляет работой 2-х конвейеров.

Устройство с плавающей запятой позволяет выполнять конвейерную обработку и включает 8 ступеней. 4 первые аналогичны целочисленных конвейерам. Кроме того реализуются операции над порядками, округление результатов, сообщение об ошибках и т. д.

Шинное устройство обеспечивает поддержку режимов шины, в том числе групповой передачи данных, при которой 32-х байтовые блоки данных загружаются в КЭШ память за 1 цикл шины. Набор регистров МП Pentium аналогичен набору микропроцессора 486. Основные из них 32-х разрядные РОНы, сегментные регистры, регистры флагов и другие. Добавлен системный управляющий регистр для тестирования. По набору и формату команд Pentium близок к предыдущим моделям и дополнен новыми прикладными командами (3 новые прикладные команды), системными (4), которые обеспечивают режим системного управления и расширяют возможности тестирования и отладки.

Интерфейсные шины МП Pentium близки к интерфейсу I486, основное отличие: наличие внешней расширенной 64-х разрядной ШД.

06.09.11