2.1.2.Вычитатели

Схемы вычитателей реализуются аналогично сумматорам. Схема полувычитателя при­ведена на рис. 2 .9, а, где a и b – входы; d – выход разности; p – заем из следующего разряда.

а	б
Рис. 2.9. Одноразрядные вычитатели: а – полувычитатель; б – полный вычитатель

Рис. 2.10. Многоразрядный вычитатель

Схема полного вычитателя приведена на рис. 2 .9, б, где SUB – полувычитатель; p_i-1, p_i – заем из предыдущего и текущего разрядов соответственно.

Схема многоразрядного вычитателя приведена на рис. 2 .10 (обозначения элементов аналогичны обозначениям на предыдущих схемах).

2.1.3.Задержка переключения элементов

Переключение состояния элементов, в общем случае, происходит с задержкой по времени, что отрицательно сказывается на быстродействии элементов. Наиболее остро эта проблема выражена в схемах, вычисляющих значения в нескольких разрядах, – сумматорах, вычитателях, счетчиках, в которых задержка по времени накапливается от разряда к разряду.

В пакете «Electronics Workbench» по умолчанию при моделировании используются идеальные элементы, не имеющие задержки. Для того чтобы изменить задержку, необходимо в свойствах элементов открыть вкладку «Models». По умолчанию используется идеальная модель. Новую модель можно создать, скопировав и вставив под другим именем модель «Ideal», а затем ее отредактировать. Задержка на переключение устанавливается с помощью двух параметров – «Propagation delay time, low-to-high level output (TPLH)», который задает в секундах задержу переключения из низкого уровня в высокий, и «Propagation delay time, high-to-low level output (TPHL)» – из высокого уровня в низкий.

2.2.Задание к работе

Промоделируйте работу четырехразрядных сумматора и вычитателя для нескольких чисел. Для сумматора выставьте задержку переключения элементов, сопоставимую со временем их переключения. Сравните работу такого сумматора с идеальным.

2.3.Содержание отчета

В отчете необходимо привести все исследуемые схемы и результаты их моделирования, ответы на контрольные вопросы и выводы по работе.

2.4.Контрольные вопросы

1. Каким образом в схему, моделируемую в пакете «Electronics Workbench», можно добавить определенные пользователем элементы?

2. Нарисуйте в пакете «Electronics Workbench» схему сумматора, в которой используются только элементы «и-не».

3. Нарисуйте в пакете «Electronics Workbench» схему двухразрядного умножителя.

4. Нарисуйте в пакете «Electronics Workbench» схему устройства, которое в зависимости от состояния на управляющем входе работало бы либо как сумматор, либо как вычитатель.

5. Как зависит тактовая частота от разрядности сумматора?

6. С какой тактовой частотой сможет работать моделируемый сумматор при выбранном времени задержки?

7. Какие параметры можно выставить в модели цифровых элементов?

Лабораторная работа 3 триггеры rs-типа

Цель работы: изучение принципов построения и работы триггеров и способов их управления.

3.1.Теоретические сведения

3.1.1.Общая характеристика триггеров

Триггеры – цифровые устройства, предназначенные для хранения информации. Триггер может находиться в двух устойчивых состояниях, одно из которых принимается за логическую единицу, другое – за логический ноль.

У триггеров (как и у многих других цифровых устройств) все входы можно условно разбить на информационные и управляющие. На информа­ционные входы цифровых устройств подается информация, которая обрабатывается в данном устройстве (для триггеров это данные для хранения), на управляющие – сигналы, которые управляют работой устройства.

Классификацию триггеров обычно проводят по наличию информационных или управляющих входов. По информационным входам триггеры делятся на типы RS (рассматриваются в данной работе), JK, D, T и др, по управляющим – на асинхронные, синхронные статические и динамические.