4) Классификация, система условных графических обозначений и принцип работы триггеров.

Классификация триггеров

Триггером называется устройство, имеющее два устойчивых состояния и сохраняющее любое из них сколь угодно долго после снятия внешнего воздействия, вызвавшего переход триггера из одного состояния в другое. Поэтому говорят, что триггер обладает памятью.

По способу записи информации триггеры могут быть асинхронными и синхронными. асинхронным, если сам сигнал, несущий информацию, вызывает его переключение. В синхронных (тактируемых) триггерах информация записывается при одновременном воздействии информационного сигнала и синхронизирующего (разрешающего) (статическое управление) импульса. Синхронизация может осуществляться импульсом (потенциалом) или перепадом потенциала (фронтом или срезом импульса) (динамическое управление). По функциональному признаку различают RS-триггеры, D-триггеры, Т-триггеры и JK-триггеры, а также их комбинации.

Асинхронный RS-триггер

В асинхронном (нетактируемом) RS-триггере (рис. 6.2, а), выполненном на логических элементах ИЛИ-НЕ, состояниями описанной выше ячейки памяти можно управлять, подавая логическую 1 либо на вход S (Set) установки в состояние Q = 1, либо на вход R (Reset) сброса в состояние Q = 0. Если одновременно подать, а затем снять логическую 1 с обоих входов, то состояние триггера после снятия входных сигналов будет неопределенным.

асинхронный RS-триггер с инверсным управлением (рис. 6.2, б

Тактируемый RS-триггер

Тактируемый (синхронный) RS-триггер может изменить свое состояние только с приходом тактового импульса на вход С. Запрещенным является состояние CRS=1. При включении питания состояние триггера остается неопределенным.

D-триггеры

D-триггер (от английского Delay – задержка) имеет один информационный (D – Data – данные) и один тактируемый (С – Clock – тактовая последовательность) вход. Такой триггер можно получить из RS-триггера, подав на R-вход инвертированный сигнал с S-входа, при С = 1 триггер работает как повторитель (Q = D), а при переходе сигнала на входе С от логической единицы к логическому нулю триггер запирается и переходит в режим хранения (защелкивает информацию со входа D). В отличие от RS-триггера, D-триггер не имеет запрещенного состояния.

D-триггер с динамическим управлением, тактируемый фронтом тактового импульса, можно выполнить по двухступенчатой схеме, показанной на рис. 6.5, а. Триггеры с динамическим управлением необходимы для построения счетчиков и регистров сдвига.

T-триггер

Т-триггер (от английского Toggle – опрокидываться, кувыркаться). Он имеет только тактовый вход Т и меняет свое состояние на противоположное по фронту или срезу каждого нового тактового импульса

JK-триггер

JK-триггер выполняет наиболее универсальные функции (J – Jerk – резкое движение, толчок; K – Kill – ликвидировать). Он строится на базе RS-триггера с динамическим тактовым входом (рис. 6.7), но, в отличие от него, в JK-триггере устранено запрещенное состояние при J = K = 1. При совпадении логических единиц на информационных входах J и K он работает как счетный (режим переключения), т.е. меняет свое состояние на противоположное при каждом новом такте. Логическая 1 на входе J устанавливает триггер в состояние единицы (режим записи 1, установка), логическая 1 на входе К переводит триггер в состояние логического нуля (режим записи 0, сброс) при наличии тактирования. При наличии логических нулей на входах J и К тактовый импульс не меняет состояние триггера (режим хранения).

5) Разработать восьмиразрядный сумматор и цифровой компаратор.

Сумматор (SM) служит для формирования арифметической суммы n-разрядных двоичных чисел А и В, в конкретном случае двух восьмиразрядных чисел

.

Цифровым компаратором называют устройство, фиксирующее результат сравнения n-разрядных двоичных или двоично-десятичных кодов чисел. Цифровой компаратор можно построить на сумматоре, подавая на один суммирующий вход прямой код числа А, на другой - инверсный код числа В.

6) Привести примеры восьмиканальных мультиплексоров и демультиплексоров.

Мультиплексором (от англ. Multiplexer - многократный) называют коммутатор сигналов с нескольких входов на один выход. Примеры восьмиканальных мультиплексоров представлены на рисунке 1.

Демультиплексор - коммутатор сигнала с одного входа на несколько выходов. Примеры восьмиканальных демультиплексоров представлены на рисунке 2.

7) Разработать цифровое устройство, зажигающее светодиод при наличии логических единиц на любых M входах из 10.

Просуммируем число сработавших датчиков с помощью сумматоров (рис. 5.27), подключив датчики 1-9 к их входам с весом 1.

Логический элемент И-НЕ на выходе устройства формирует логический ноль, необходимый для того, чтобы светодиод загорелся, только при суммарном количестве сработавших датчиков, равном семи. В устройстве можно задействовать микросхемы К555ИМ5 (DD1 – 1 Столбец сумматоров), К555ИМ2 (DD2), К555ИМ6 (DD3), К555ЛА4 (DD4). Резистор задает рабочий ток светодиода порядка 10 мА.

8) Указать уровни сигналов на выходах 8-разрядного сумматора, на входы которого подаются дополнительные коды чисел минус N1 и плюс N2.

На входы сумматора подаются дополнительные коды двух чисел : +16 и -100. На выходе будет сумма этих чисел.

+16

прямой код 00010000

обратный код 00010000

дополнительный код 00010000

-100

Запишем дополнительный код однобайтового числа минус 100. Для отображения знака используется старший разряд числа.

Запишем двоичный код числа плюс 100: 01100100

Проинвертируем его: 10011011

Прибавим единицу: 10011100

Проверка: 10011100=128+16+8+4=156=256–100.

Дополнительный код числа минус 100 равен 10011100.

Просуммируем эти числа:

00010000

10011100

10101100

На рисунке изображена функциональная схема восьмиразрядного сумматора, на входы А и В которого поступают слагаемые.

Ответ: на выходе 10101100

9) Разработать распределитель уровня логической единицы по N каналам.

Разработан распределитель логического уровня единицы по 32 каналам. В схеме использованы микросхемы К1533ИД3, выходы инверсные, поэтому необходимо поставить по инвертору на каждый выход, возможно использование микросхемы К555ЛН1, содержащей 6 инверторов в одном корпусе.

10) Разработать делитель частоты входных импульсов в N раз.

Счетчики с произвольным модулем счета Ксч строятся на основе микросхем двоичных и двоично-десятичных счетчиков. Одним из способов получения произвольного значения модуля счета является использование цепи обратной связи, сбрасывающей его в нулевое состояние, как только суммирующий счетчик переходит в состояние, равное Ксч.

например, с коэффициентом пересчета Ксч = 147 организован на основе восьмиразрядного двоичного счетчика (Ксч = 256), который дополнен цепью сброса. Когда счетчик переходит в состояние 147=10010011В (совпадают логические 1 на входах элементов И, подключенных к выходам счетчика с весовыми коэффициентами 128, 16, 2 и 1), происходит его сброс, в результате чего его состояния циклически повторяются через каждые 147 входных тактов.