- •Лекция 11. Шины и интерфейсы.
- •1. Введение. Классификация основных шин эвм.
- •1.1. Основные понятия и соглашения.
- •Industry Standard Architecture (isa) — 8- или 16-разрядная шина ввода/вывода ibm pc-совместимых компьютеров.
- •Основные шины для обмена данными с устройствами хранения информации.
- •4. Основные “внешние” шины (external bus) для связи с периферийными устройствами.
- •4.3. Шина pci.
- •4.3.1. История создания.
- •4.3.2. Основные сведения.
- •4.3.3. Конфигурирование.
- •4.3.4. Спецификация шины pci:
- •4.3.5. Стандартные модификации pci.
- •5. Основные последовательные шины эвм.
- •5.1.1. Основные разъёмы.
- •5.1.2. Описание протокола pci Express.
- •5.1.3. Пропускная способность.
- •5.1.4. Конкурирующие протоколы.
- •5.1.6. Внешняя кабельная спецификация pcIe.
- •5.3.1. Основные особенности и преимущества:
- •5.3.3. Применение.
- •5.3.3.1.Сеть поверх 1394.
- •5.3.3.2. Внешние дисковые устройства.
- •5.3.3.3. MiniDv видеокамеры.
- •5.3.3.4. Отладчик WinDbg.
- •5.3.4. Организация устройств ieee 1394.
- •5.3.5. Спецификации FireWire.
- •5.3.6. Разъёмы ieee 1394.
- •5.4.1. Основные особенности.
- •5.4.2. Версии спецификации.
- •5.4.2.4. Последующие модификации.
- •5.4.3. Кабели и разъёмы usb.
- •5.4.4. Основные недостатки usb 2.0.
- •Источники и литература.
5.1.3. Пропускная способность.
Битрейт в PCIe 1.0 составляет 2,5 Гбит/с.
Битрейт - буквально, скорость прохождения битов информации. Битрейт принято использовать при измерении эффективной скорости передачи информации по каналу, то есть скорости передачи «полезной информации» (помимо таковой, по каналу может передаваться служебная информация — например, стартовые и стоповые биты при асинхронной передаче по RS-232 или контрольные символы при избыточном кодировании.
Для расчёта пропускной способности шины необходимо учесть дуплексность и избыточность 8b/10b (8 бит в десяти).
Например, дуплексная пропускная способность соединения x1 составляет:
2,5 · 2 · 0,8 = 4 Гбит/с,
где:
2,5 - битрейт, Гбит/с;
2 - учёт дуплексности (двунаправленности);
0,8 - учёт избыточности 8b/10b для PCIe 1.0 и 2.0; 0,985 — для PCIe 3.0
Табл. 4. Пропускная способность (в одну/обе стороны, Гбит/с.)
-
Версия
стандарта
Количество линий (связей)
x1
x2
x4
x8
x12
x16
x32
PCIe 1.0
2/4
4/8
8/16
16/32
24/48
32/64
64/128
PCIe 2.0
4/8
8/16
16/32
32/64
48/96
64/128
128/256
PCIe 3.0
8/16
16/32
32/64
64/128
96/192
128/256
256/512
5.1.4. Конкурирующие протоколы.
Кроме PCI Express существует ещё ряд высокоскоростных стандартизованных последовательных интерфейсов, вот только некоторые из них: HyperTransport, InfiniBand, RapidIO, и StarFabric. Каждый интерфейс имеет своих сторонников среди промышленных компаний, так как на разработку спецификаций протоколов уже ушли значительные суммы, и каждый консорциум стремится подчеркнуть преимущества именно своего интерфейса над другими.
Стандартизированный высокоскоростной интерфейс с одной стороны должен обладать гибкостью и расширяемостью, а с другой стороны должен обеспечивать низкое время задержки и невысокие накладные расходы (то есть доля служебной информации пакета не должна быть велика).
В сущности, различия между интерфейсами заключаются именно в выбранном разработчиками конкретного интерфейса компромиссе между этими двумя конфликтующими требованиями.
К примеру, дополнительная служебная маршрутная информация в пакете позволяет организовать сложную и гибкую маршрутизацию пакета, но увеличивает накладные расходы на обработку пакета, также снижается пропускная способность интерфейса, усложняется программное обеспечение, которое инициализирует и настраивает устройства, подключенные к интерфейсу. При необходимости обеспечения горячего подключения устройств необходимо специальное программное обеспечение, которое бы отслеживало изменение в топологии сети. Примерами интерфейсов, которые приспособлены для этого являются RapidIO, InfiniBand и StarFabric.
В то же время, укорачивая пакеты можно уменьшить задержку при передаче данных, что является важным требованием к интерфейсу памяти. Но небольшой размер пакетов приводит к тому, что доля служебных полей пакета увеличивается, что снижает эффективную пропускную способность интерфейса. Примером интерфейса такого типа является HyperTransport.
Положение PCI Express - между описанными подходами, так как шина PCI Express предназначена для работы в качестве локальной шины, нежели шины процессор-память или сложной маршрутизируемой сети. Кроме того, PCI Express изначально задумывалась как шина, логически совместимая с шиной PCI, что также внесло свои ограничения.
5.1.5. PCI Express 2.0.
Группа PCI-SIG выпустила спецификацию PCI Express 2.0 15 января 2007 года. Основные нововведения в PCI Express 2.0:
Увеличенная пропускная способность. Спецификация PCI Express 2.0 определяет максимальную пропускную способность одной линии в 5 Гбит/с и схемой кодирования 8b/10b, при этом сохранена совместимость с PCI Express 1.1. Внесены усовершенствования в протокол передачи между устройствами и программную модель. Таким образом, плата расширения, поддерживающая стандарт PCIE 1.1 может работать, будучи установленной в слот PCIE 2.0. Устройства же с интерфейсом PCI Express 2.0 смогут работать в материнских платах, оснащённых слотом PCI Express x16 поколения PCI Express 1.x, но только на скорости 2,5 Гбит/с. Это вполне закономерно, ведь старый чипсет не может поддерживать удвоенную скорость передачи данных.
Динамическое управление скоростью (для управления скоростью работы связи).
Оповещение о пропускной способности (для оповещения ПО об изменениях скорости и ширины шины).
Расширения структуры возможностей — расширение управляющих регистров для лучшего управления устройствами, слотами и интерконнектом).
Службы управления доступом — опциональные возможности управления транзакциями точка-точка).
Управление таймаутом выполнения.
Сброс на уровне функций - опциональный механизм для сброса функций (англ. PCI funcs) внутри устройства (англ. PCI device).
Переопределение предела по мощности (для переопределения лимита мощности слота при присоединении устройств, потребляющих бо́льшую мощность).