- •Вопрос №1 Развитие микропроцессоров.
- •Вопрос №3 Особенности структуры процессора i486.
- •Вопрос №4 Особенности структуры процессора Процессор Pentium
- •Вопрос №5 Особенности формирования адреса в защищённом режиме.
- •Вопрос №12 Схема формирования физического адреса
- •Вопрос №8 Понятие и действие механизма привилегий
- •Вопрос №9 Условия защиты доступа к данным и передача управления другим программам:
- •Вопрос №10 Формат дескриптора шлюза вызова.
- •Вопрос №11 Страничная память
- •2. Двухуровневое обращение
- •Вопрос №13 Буфер страничного преобразования.
- •Вопрос №16 Организация работы внутренней кэш-памяти
- •Вопрос №15 Алгоритм записи/считывания
- •Вопрос №20 Мультизадачность
- •Отличительный особенности архитектуры процессоров 6-го поколения.
- •Вопрос № 37 Однокристальные микроконтроллеры с cisc архитектурой.
- •Основные компоненты микроконтроллера:
- •Вопрос № 38 Архитектура 16-разрядных cisc микроконтроллеров.
- •Вопрос №41 Сигнальные микропроцессоры.
- •Вопрос №42 Нейронные вычислители.
- •Вопрос №39, 40 Однокристальные микроконтроллеры с risc-архитектурой.
- •3 Семейства: Tiny, Classic, Mega.
- •Вопрос №36 Портативные компьютеры и кпк.
- •1.Особенности архитектуры.
- •Вопрос №34 Клеточные и днк процессоры.
- •Вопрос №32 Режим тсс.
- •Вопрос №31Синхронизация и управление энергопотреблением(smm – system meneger mode – режим системного управления).
- •Вопрос №30 Увеличение быстродействия процессора.
- •Вопрос №29 Стек. Подпрограммы.
- •Вопрос №27, 28 Принцип работы процессора ia 64.
- •Вопрос №26 Управление памятью (менеджер памяти).
- •Вопрос №48 Назначение и использование технологии ht.
- •Вопрос №47 Динамическая память.
- •Вопрос №46 Идентификация модулей.
- •Структура банка памяти.
- •Вопрос №49 Блочная память с чередованием адресов по циклической схеме.
- •Вопрос №50 Блочно-циклическая схема расслоения.
- •Вопрос №51 Постоянные запоминающие устройства.
- •Вопрос №53 Flash – память.
- •Вопрос №56 Совместимость и идентификация процессоров.
- •Вопрос №60 Гиперпотоковые и мультиядерные цп.
Вопрос №48 Назначение и использование технологии ht.
Основная идея HT замена шинного соединения компонентов с системами двухточечного встречнонаправленых соединений, при этом достигается более высокая тактовая частота, что обеспечивает более высокую пропускную способность. Архитектура шины поддерживает все типы транзакций. Транзакции выполняются в виде серии передающих пакетов различных типов: традиционных и специальных. Транзакции обеспечивают программно взаимный процесс с устройствами прямого доступа к памяти и одноранговое взаимодействие устройств.
Транзакции выполняются:
Индикатор посылает пакет запрос и данные для транзакции записи. Целевое устройство посылает пакет – ответ и данные для транзакции чтения. Устройство HT может выступать в роли индикатора и целевого устройства транзакции. Технология HT предназначена для соединения компонентов компьютерной и коммуникационных аппаратов. Слоты и карты расширения технологией не предусматриваются. Частота синхронизации 200 – 1000МГц.
Вопрос №47 Динамическая память.
Для современных видов памяти характерно повышение быстродействия
Повышение быстродействия ядра – снижает время доступа к запоминающим ячейкам (5 – 7 нс)
Применение конверизации
Увеличение количества независимых банков. Чем больше независимых банков в ОЗУ тем больше вероятность их одновременного использования при обслуживании конкурирующих запросов.
Увеличение шины данных 8 байт – 64 разряда.
Повышение скорости передачи данных по интервалам памяти. SDRAM (100, 133 МГц), DDR SDRAM (2x200), DDR2 (2x400).
Использование канальных буферов между ядром и внешним интерфейсом.
Увеличение количества независимых банков и разрядности шины данных препятствует увеличению скорости передачи данных по интерфейсу памяти.
Большая разрядность интерфейса ограничена и масштабом памяти: нельзя увеличивать объем ОЗУ добавляя по одной микросхеме.
Банк памяти набирается из модулей количество которых обеспечивает разрядность требуемую микросхемам и чипсету, включая и контрольные биты.
В банке все одноименные адресные входы микросхем и линии RAS соединяются параллельно. RAS – сигнал доступа к строке. Каждый банк выбирается своим сигналом RAS. Линии доступа к столбцу должны быть индивидуальными для каждого байта, чтобы обеспечить возможность записи в любой байт банка. Модули могут содержать один или два банка микросхем(двусторонние модули).
Увеличению числа слотов препятствует ограничение нагрузочной способности шины памяти – каждый слот носит индуктивность ограничивающую быстродействие шины, поэтому чтобы исключить это влияние для модулей SDRAM уже на частоте шины 100 МГц была разработана спецификация pc100 в которой помимо требований к быстродействию. памяти задаются правила разводки сигналов и питания проводников. Позднее появилась спецификация PC 133. На высоких частотах приходится учитывать задержки распространения сигналов в проводниках, неодинаковость или перекос этих задержок.
Повышение производительности засчет чередования банков требует усложнения контроля памяти и обеспечение независимости банков. В микросхемах SDRAM используется чередование внутренних микросхем что не требует дополнительных сигналов.