Режиме прямого доступа к памяти (пдп)

Операции обмена информацией ОЗУ с ВУ происходят под контролем процессора. Он задает адреса участников обмена. Значительное процессорное время теряется при обмене большими массивами данных между ОЗУ и ВУ. Этот время может быть с пользой потрачено для решения текущей задачи обработки информации, если реализовать альтернативный источник задания адресов.

Прямой (не контролируемый процессором) обмен информации ОЗУ с ВУ, называют режимом прямого доступа к памяти.

Техническая организация ПДП очень похожа схему прерываний (радиальные или векторные). Устройство, требующее ПДП, передает сигнал на вход процессора. Процессор предоставляет доступ, используя радиальный или цепочечный способ определения номера ВУ. В радиальной схеме применяют контроллер прямого доступа к памяти (КПДП). Предоставив доступ, процессор отключается от магистрали адреса и данных (рис. 91, третье состояние приемопередатчика). Обмен данными на этих магистралях переходит под контролем КПДП. Теперь это устройство генерирует адресную и управляющую информацию. Процессор не участвует в операциях обмена данных и может выполнять команды программы, записанные в его внутренней памяти.

Рис. 96

Архитектура мп.

Микропроцессоры с регистрами общего назначения.

Структура команды МП.

Рис. 97

Система команд

Программа - совокупность элементарных операций (команд) процессора, с помощью которых осуществляется обработка информации. Команды состоят из 1,2 или 3 частей (кода операции и операндов). Совокупность всех кодов операций, которые может распознать и выполнить микропроцессор называют системой команд. Чем больше кодов используется в системе команд, тем он более приспособлен для сложной обработки информации.

Cisc и risc архитектуры.

В зависимости от структуры кодов операций и аппаратной организации их исполнения МП подразделяют на две группы: CISC и RISC. CISC (Complex Instruction Set Computer) означает сложную систему команд. RISC (Reduced Instruction Set Computer) означает сокращенную систему команд.

Несмотря на широкую распространенность этих понятий, названия не отражают главного различия между системами команд CISC и RISC. Основная идея RISC-архитектуры - это тщательный подбор таких команд, которые можно было бы выполнить за один период системной синхронизации. Основной выигрыш от такого подхода - резкое упрощение аппаратной реализации ЦП и возможность значительно повысить его производительность.

Первоначально реализовывать такой подход удалось путем существенного сокращения набора команд, отсюда и родилось название RISC. Очевидно, что в общем случае одной команде CISC-архитектуры должны соответствовать несколько команд RISC-архитектуры. Однако обычно выигрыш от повышения быстродействия в рамках RISC-схем перекрывает потери от менее эффективной системы команд, что приводит к более высокой эффективности RISC-систем в целом по сравнению с CISC. Так, самая быстрая команда МК 8051 выполняется за 12 тактов. Даже если для каждой CISC инструкции потребуется выполнить три инструкции RISC-контроллера, то в итоге RISC-архитектура обеспечит четырехкратное увеличение производительности. Не смотря на все плюсы RISC-архитектуры, CISC – процессоры в некоторых приложениях выполняют программный код быстрее, или решают такие задачи, которые RISC-процессоры не могут выполнить.

Попутно RISC-архитектура позволяет решить еще ряд задач. Упрощение схемы уменьшает число транзисторов, необходимых для его реализации, следовательно, уменьшается площадь кристалла. А с этим связано снижение стоимости и потребляемой мощности.

Однако в настоящее время грань между этими двумя понятиями стремительно стирается. Например, МК семейства AVR фирмы Atmel имеют систему команд из 120 инструкций, что соответствует типу CISC. Однако большинство из них выполняется за один такт, что является признаком RISC-архитектуры. Сегодня принято считать, что основным признаком RISC-архитектуры является выполнение команд за один такт тактового генератора. Число команд само по себе значения уже не имеет.

Микропроцессоры со специализированными регистрами.

Рис. 98

Микропроцессорная система (прерывания).

Рис. 99