23. Запоминающие ячейки статических озу на биполярных, мдп-транзисторах. Основные режимы работы элемента памяти.

Статические ЭЗЭ, использующие биполярные транзисторы - это дорогостоящие устройства, выполненные на основе различных триггерных элементов. Данный класс схем обладает на сегодняш­ний день максимальным быстродействием.

Данный элемент использует технологию ТТЛ и предназначен для применения в ЗУ с дву­мерной адресацией. Его основу составляют два инвертора, выпол­ненных на трехэмиттерных транзисторах VT1 и VT2. Инверторы включены последовательно и охвачены глубокой ПОС. Две пары попарно объединенных эмиттеров транзисторов образуют выводы выборки элемента CSI и CS2. Третья пара эмиттеров транзисто­ров образует прямой Р1 и инверсный Р2 выходы элемента, которые через входные сопротивления усилителя считывания подключены к общей шине.

В режиме хранения на один или оба вывода выборки (CS1, CS2) ЭЗЭ подано напряжение низкого уровня. При этом триггер, обра­зованный инверторами, находится в одном из устойчивых состоя­ний.

Для считывания информации на оба входа выборки элемента необходимо подать напряжение высокого уровня. Следует отметить, что при считывании из элемента информации она не теряется. При подаче на один или оба входа выборки на­пряжения низкого уровня триггер продолжает оставаться в том же состоянии.

При необходимости записать в элемент новую информацию на него также первоначально подаются сигналы выборки. После чего на внешних шинах устанавливается полярность напряжения, соот­ветствующая новой информации. После снятия с элемента сигналов выборки новая информация будет хра­ниться до момента очередной перезаписи.

Таким образом, запись новой информации в рассматриваемый ЭЗЭ выполняется высоким уровнем входного напряжения.

Если из многоэмиттерных транзисторов элемента исключить по одному эмиттеру, получим элемент для ЗУ с одномерной адреса­цией.

Применение и ЭЗЭ статических ОЗУ полевых транзисторов по­зволяет получить более высокую степень упаковки элементов, уменьшить стоимость и потребляемую мощность. Однако при этом быстродействие ОЗУ снижается.

Построение ЭЗЭ статических ОЗУ на полевых транзисторах рассмотрим на примере элемента с одномерной адресацией. Он содержит два инвертора, выполненных на основе ключей с нагрузочным МДП-транзистором. За счет введения цепи ПОС инверторы образуют структуру триггера. Выходы этого триггера через попарно последовательно включенные ограничительные ре­зисторы R1 и R2 и транзисторы VТ5 и VT6 соединены с выходными выводами P1 и Р₂ ЭЗЭ. Объединенные затворы транзисторов VT5 и VT6 образуют вывод выборки элемента CS.

Допустим, что в некоторый момент времени транзистор VT 1 включен, а транзистор VT2 заперт. Если на вход выборки подано напряжение, недостаточное для отпирания транзисторов VT5 и VT6, триггер фактически отключен от выходных выводов P_t и ЭЗЭ, и информация на этих выводах отсутствует. Элементарный ЗЭ на­ходится в режиме хранения. Очевидно, что это состояние может длиться сколь угодно долго.

Если на вход выборки подано напряжение, достаточное для от­пирания транзисторов VT5 и VT6, информация, записанная ранее в триггере, появится на его выходных выводах. На выводе Р1 появится напряжение низкого, а на выводе P2 — высо­кого уровней. Эти напряжения считываются подключенным к внут­ренней шине ИС усилителем считывания.

Описанный ЭЗЭ, так же как и элемент на биполярных транзи­сторах, допускает многократное считывание информации без ее разрушения. Особенностью рассмотренной схемы является пере­запись информации при подаче на вход элемента напряжения низ­кого уровня. Это более удобно, так как обрыв вывода не создает на входе элемента напряжение активного уровня, что повышает надежность его работы. Данный элемент, как и ЭЗЭ на биполярных транзисторах, по­зволяет производить чтение-запись информации по одним и тем же выводам, что важно с точки зрения упрощения ИС, его можно легко преобразовать в устройство с двумерной выборкой. Для этого последовательно с транзисто­рами VT5 и VT6 необходимо включить еще два аналогичных тран­зистора, объединенные затворы которых создадут второй вход CS2 выборки элемента.