- •Обобщенная структура эвм. Принцип программного управления. Параметры эвм.
- •Классификация и принципы структурной организации алу.
- •Структурная организация бо алу. Состав узлов и их связи.
- •Универсальное алу на короткие операции.
- •Проектирование алб универсального алу.
- •5. Сдвигатели.
- •6. Выполнение длинных операций в универсальном алу на короткие операции.
- •7. 7. Ау для выполнения длинных операций с фиксированной запятой. Умножение кодов
- •8. Ау для выполнения длинных операций с фиксированной запятой. Умножение чисел.
- •9. Ау для выполнения длинных операций с фиксированной запятой. Деление кодов.
- •12. Двоично-десятичный сумматор. Ау, работающие в д-кодах, на его основе.
- •13. Динамические и статические озу эвм.
- •14. Расслоение памяти.
- •16. Ассоциативное зу.
- •Универсальный запоминающий элемент ассоциативного зу.
- •20. Микропрограммые уу. Проектирование фус.
- •21. Микропрограммые уу. Проектирование фамк с принудительной адресацией.
- •22. Микропрограммые уу. Проектирование фамк с естественной адресацией.
- •23. Центральный процессорный элемент секционированного мпк.
- •24. Бис схемы управления адресом микрокоманды секционированного мпк.
- •25. Построение блока обработки данных процессора на элементах секционированного мпк.
- •26. Построение блока микропрограммного управления процессора на элементах секционированного мпк.
- •27. Организация процессора. Форматы команд. Способы адресации.
- •Режимы прямой адресации
- •Структура процессора универсальной эвм. Алгоритм выполнения двухадресной арифметической команды.
- •Двухадресные команды
- •Структура процессора универсальной эвм. Алгоритм выполнения одноадресной арифметической команды.
- •Одноадресные команды
- •Структура процессора универсальной эвм. Алгоритм выполнения посылочных команд работы со стеком.
- •Структура процессора универсальной эвм. Алгоритм выполнения команд ветвления.
- •Структура процессора универсальной эвм. Алгоритм выполнения команд работы с подпрограммами.
- •Команды работы с подпрограммами
- •33. Организация обработки прерываний в эвм
- •Цепочечная однотактная система определения приоритета запроса прерывания
- •34. Интерфейсы.
26. Построение блока микропрограммного управления процессора на элементах секционированного мпк.
Функциональная схема БОД приведена на рис.2.
В состав БОД входят обрабатывающий узел (ОУ).вентили В1 и В2, входной регистр данных RDI, схема формирования переноса (СФП)- С0 в младший разряд, регистр состояния PSW, выходной регистр, данных RDO, регистр адреса МАR, мультиплексоры, адреса МSА и MSB, дешифратор DC.
Обрабатывающий узел выполнен на микросхемах K1804BCI и может выполнять все арифметические и логические операции, предусмотренные в данной микросхеме. Выполняемая операция задается девятиразрядным кодом 18-10, который образуется кодами М9, М10, М11. Адреса А и В регистров во внутреннем регистровом ЗУ операционного блока ОУ задаются соответственно кодами М5 и М6, при этом на входы А и В могут поступать как коды М5 и М6, так и разряды 8…6 или 2...0 регистра команд.
На вход D операционного узла может подаваться информация с вентилей В1.В2 и регистра RDI, подключение которых к шине D управляется кодом М12. С выхода Y информация может заноситься в RDO или в MAR в соответствии с заданным кодом М14относится команда, хранящаяся на РК, MS выбирает нужный сигнал условия из всех поступающих на его вход сигналов и под управлением кодов М2, МЗ формирует проверяемый сигнал TST, поступаюший в СУСА. CУАM совместно с СУСА определяют следующий адрес микрокоманды в соответствии с кодом М4, проверяемым условием TST, а также кодом, приходящим на вход D СУАМ.
На вход D СУАМ могут поступать коды M1, младшие или старшие разряды PK. Подключением того или иного кода на шину D управляют сигналы ME и РЕ. Если ME = 1. РЕ =0, то к шине адреса ветвления подключается поле Ml, если МЕ = 0,РЕ = 1 , то подключаются старшие разряды РК; если МЕ = 1,РЕ= 1, то подключаются младшие разряды РК. Сигналы CTL, СТЕ управляют работой счетчика, а также при CTE=CTL=0 задаются нулевой адрес на выходе Y схемы СУАМ (переход к микрокоманде с нулевым адресом).
27. Организация процессора. Форматы команд. Способы адресации.
Центральный процессор (ЦП) - функциональная часть ЭВМ, которая выполняет обработку информации под управлением программы.
Работа процессора состоит в последовательном выполнении команд и включает в себя ряд этапов (рис.15.2):
1) выборка команды (ВК) - ЦП выбирает код.
2) Дешифрация команды - определение уровня и типа команды.
3) Выборка операнда - вычисляется адрес операнда; операнд читается из ЗУ и помещается во внутренних регистрах.
4) Исполнение команды - непосредственно действия над данными.
5) Запись результата.
Форматы команд.
В общем случае команда содержит два поля:
Операционное поле (ОП) - номер в системе команд, признаки, указывающие на особенности выполнения команды.
Адресное поле (АП) - содержит адрес операнда.
Команды (по числу адресов): без-/одно-/2-х/3-х адресные. Пример 3х-адресной команды: А1=А2*А3. Команды с меньшим количеством адресов более компактны, но их использование приводит к увеличению числа пересылок.
Память данных в стековых машинах организована как стек (по принципу FILO), в результате чего адресация операндов и результата при выполнении арифметический операций значительно упрощается.
Адресация.