- •Раздел 1 Представление информации в вычислительных системах
- •Тема 1.1 Системы счисления
- •Тема 1.2 Арифметические операции в двоичной и двоично-десятичной системе счисления
- •Тема 1.3 Формы представления чисел
- •Тема 1.4 Кодирование чисел
- •Раздел 2 Основы алгебры логики
- •Тема 2.1 Логические основы
- •Тема 2.2 Логические элементы
- •Тема 2.3 Минимизация логических функций
- •Раздел 3 Функциональные узлы комбинационного типа
- •Тема 3.1 Шифраторы и дешифраторы
- •Тема 3.2 Мультиплексоры
- •Тема 3.3 Сумматоры
- •Тема 3.4 Цифровые компараторы
- •Тема 3.5 Преобразователи кодов
- •Раздел 4 Функциональные узлы последовательного типа
- •Тема 4.1Асинхронные триггеры
- •Тема 4.2 Синхронизируемые однотактные триггеры
- •Тема 4.3 Синхронизируемые двухтактные триггеры
- •Тема 4.4 Регистры
- •Тема 4.5 Счётчики
- •Раздел 5 Схемотехника запоминающих устройств
- •Тема 5.1 Оперативные запоминающие устройства статического типа
- •Тема 5.2 Оперативные запоминающие устройства динамического типа
- •Тема 5.3 Постоянные запоминающие устройства
- •Раздел 6 Цифро-аналоговые и аналого-цифровые преобразователи
- •Тема 6.1 Цифро-аналоговые преобразователи (цап)
- •Тема 6.2 Аналого-цифровые преобразователи (ацп)
Тема 2.3 Минимизация логических функций
33 а) б) в) г) другое
34
а) б) в) г) другое
3 5 Карта Карно для схемы: а) И, б) ИЛИ, в) И-НЕ, г) ИЛИ -НЕ
3 6 Карта Карно для схемы: а) И, б) ИЛИ, в) И-НЕ, г) ИЛИ -НЕ
Раздел 3 Функциональные узлы комбинационного типа
Тема 3.1 Шифраторы и дешифраторы
37 Шифратор – это устройство:
а) преобразования двоичной комбинации в десятичную
б) преобразования десятичной комбинации в двоичный код
в) преобразования десятичной комбинации в двоично-десятичную
г) преобразования в восьмеричный код
38 Дешифратор – это устройство:
а) преобразования двоичной комбинации в десятичную
б) преобразования десятичной комбинации в двоичный код
в) преобразования десятичной комбинации в двоично-десятичную
г) преобразования в восьмеричный код
39 На вход дешифратора необходимо подать 4-х разрядное двоичное число, количество выходов должно быть: а) 4, б) 8, в) 16, г) 32
40 Число выходов дешифратора 8, число входов должно быть: а) 4, б) 3, в) 8, г) 5
41 УГО: а) шифратора, б) дешифратора, в) демультиплексора, г) преобразователя кодов
42 УГО: а) шифратора, б) дешифратора, в) демультиплексора, г) преобразователя кодов
Тема 3.2 Мультиплексоры
4 3 Вход V для данного мультиплексора является:
а) синхронизирующим
б) адресным
в) входом разрешения
г) информационным
44 Структурная схема является: а) схемой шифратора, б) дешифратора в) сумматора,
г) мультиплексора
45 Мультиплексор это:
а) коммутатор, который даёт возможность подключить выход к разным входам
б) коммутатор, в котором выбор входа для подключения производится по его двоичному адресу
в) коммутатор, который подключает какой либо вход к одному из выходов
г) аналоговый коммутатор с цифровым управлением
46 УГО схемы:
а ) сумматора
б) счётчика
в) мультиплексора
г) регистра
47 Данная схема имеет УГО: а), б), в), г)
а)
б) г)
в)
48 Данная схема является схемой: а)шифратора,
б) дешифратора, в) демультиплексора, г) триггера
Тема 3.3 Сумматоры
49 Данная схема является: а) инвертирующим усилителем, б) неинвертирующим усилителем, в) дифференциальным усилителем, г) сумматором
50 Данная схема является: а) сумматором напряжений, б) инвертирующим сумматором ,
в) дифференциальным усилителем, г) другое
51 Основная арифметическая операция, выполняемая над двоичными числами в цифровых вычислительных устройствах:
а) умножение
б) вычитание
в) сложение
г) деление
52 Полусумматор складывает :
а) все разряды двоичных чисел, б) старшие разряды, в) младшие разряды, г) все разряды по очереди
50 Полный сумматор складывает: а) все разряды двоичных чисел, б) старшие разряды, в) младшие разряды, г) два основных числа и перенос из предыдущего разряда
53 УГО сумматора
а б
в
г
54 УГО полусумматора
а б
в
г