Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Бомбы по втиит 17-29.docx
Скачиваний:
5
Добавлен:
26.09.2019
Размер:
2.63 Mб
Скачать

28. Система межсоединений fpga. Принцип построения программируемой матрицы соединений cpld.

По своему строению логический блок имеет квадратную форму и имеет выводы по всем сторонам.

Выводы логического блока пересекаются с линиями каналов. В зависимость от программы работы устройства между выводами логического блока и линиями канала возникают точки коммутации.

В местах пересечения каналов находятся переключательные блоки (блоки коммутации).

Система межсоединений имеет иерархическую структуру

1) Линии одинарной длины (соединяющие соседние переключательные блоки)

2) Линии двоичной длины (соединяющие переключательные блоки через один).

3) Длинные линии (не входящие в составпереключательных блоков, предназначены для переноса глобальных сигналов).

Структура получения точки коммутации:

По линии выборки подаётся сигнал, отпирающий транзистор, после чего по линии записи-считывания подаётся информация для триггера, затем с линии выборки снимается сигнал, и информация остаётся в триггере. В зависимости от информации записанной в триггере, будет существовать или не существовать соединенье между точками a и b.

Задержки в кристаллах класса FPGA определяются только количеством межсоединений; в разрабатываемых схемах на таких кристаллах задержка непредсказуема.

Программируемая матрица соединений CPDL будет составлена из глобальных линий, из линий, входящих от макроячеек логических блоков и от 4 до 16 линий от элементов ввода-вывода. Каждая из 36 линий формируется по матричному принципу.

29) Память конфигурации fpga. Распределенная и выделенная память. Память конфигурации cpld.

CPLD: (распределённая часть)

Память конфигурации построена на EEPROM (схема сохраняется приснятии напряжения питания - достоинство)

недостатки:

1) Необходимость получения напряжения выше напряжения питания (для перезаписи)

2) Относительная недолговечность таких ячеек

FPGA: (выделенная часть)

Память построена на SRAM (на триггерах)

недостатки:

1) дороговизна кристалла

2) обязательное присутствие дополнительной памяти (например FLASH).

для хранения памяти конфигурации при отсутствии питания.

достоинства:

1) более высокое быстродействие

2) неограниченный срок службы