21. Статическая и динамическая память.

1. SRAM. – статическая память. В ней элементарная ячейка представляет статичными триггерами. Число состояний триггера равно 2, что позволяет использовать его для хранения двойной единицы информации. Получив заряд один раз, ячейка такой памятиспособна хранить его сколь угодно долго(пока есть питание). В такой памяти исчезают непроизводительные затраты на обновление информации. Но она стоит дороже, чем DRAM и поэтому в основном используется для построения кэш-памяти. Она встраивается в ЦП.

2. Динамическая память DRAM.

Такие устройства динамической памяти способны сохранять эл.заряд, отличаясь от SRAM большой информационной емкостью, что обусловлено меньшим кол-вом компонентов в одном элементе памяти и следовательно более плотным их размещением в полупроводниковом кристалле. Память называется динамической, т.к. ячейка стандартного ОЗУ представляет собой конденсатор, сформированный внутри полупроводникового кристалла, хранящего эл.заряд. А конденсаторы могут самопроизвольно разряжаться, что приводит к потере информации. Поэтому эта память должна постоянно обновляться. Из-за непрерывной природы этого процесса память называют динамической.

В современной ЭВМ память реализуется на базе спец.цепей проводников, заменивших обычные конденсаторы.

Большое кол-во таких цепей объединяют в корпусе одного динамического чипа. Но она также должна обновляться.

22. Расслоение банков. Контроль чётности. Распределение памяти.

Расслоение банков

Вся оперативная память разбивается на 2 или большее число банков. Последовательность битов хранится в разных банках. Микропроцессор обращается то к одному, то к другому банку при чтении этой последовательности. Во время обращения к одному банку, другой реализует цикл обновления и процессору не приходится ждать.

И только если Микропроцессору приходится читать не смежные биты, статус ожидания неизбежен.

При разбивке на бОльшее число банков вероятность ожидания уменьшается.

В модулях SRAM исп.4 банка.

Еще одна отличительная особенность SRAM – синхронизация работы с ЦП. Раньше система памяти функционировала асинхронно – т.е.запросив из неё данные ЦП был вынужден входить в холостой цикл для того чтобы их дождаться, т.к. время ожидания было неизвестным. Благодаря синхронизации деятельность памяти и процессора известны, т.е. ЦП всегда знает через сколько тактов он получит данные и на это время он может заняться своей работой.

Контроллер ОЗУ теперь заранее знает, через сколько таков ЦП понадобятся данные ищ памяти, что позволяет ему опимизировать свою работу.

Контроль чётности.

8 7 0

(существует 9 бит для контроля четности)

При записи каждого байта данных в память вычисляется длина всех бит по модулю 2 (XOR), а полученное значение находится в дополнительном 9 бите по счёту. При чтении производится та же операция и полученное значение сравнивается с … .Если где то один из битов изменился, то генерируется исключение и работа останавливается с выдачей сообщений. Для обычных ЭВМ такая операция не нужна. В для мощных серверов применяется алгоритм ЕСС, суть которого в том, что ошибка в оном бите обнаруживается и исправляется. А двойная ошибка(2 бита) – определяется

Распределение памяти.