4. Содержание отчета

В отчете по каждому пункту задания должны быть приведены: схема; временные диаграммы и таблица, поясняющие работу исследуемого счетчика.

5. Контрольные вопросы

1. Дайте определение цифрового счетчика.

2. В каком случае цифровой счетчик именуют двоичным?

3. Изобразите временные диаграммы, поясняющие работу асинхронного Т-триггера.

4. На основе ИС JK-триггеров (К155ТВ1) спроектировать схемы трехразрядных а) суммирующего, б) вычитающего счетчиков.

5. Укажите переход между состояниями трехразрядного суммирующего счетчика с последовательным переносом, которому соответствует максимальное значение времени регистрации (t_p).

6. Замените триггеры, используемые в схеме счетчика (рис. 1) на D-триггеры, тактируемые срезом синхроимпульса, и постройте временные диаграммы для модернизированной схемы счетчика. Сделайте выводы.

7. Действия, аналогичные указанным в вопросе 6, проведите для схемы вычитающего двоичного счетчика (рис. 2).

8. Спроектируйте схему трехразрядного суммирующего двоичного счетчика с параллельным переносом. Какие преимущества характерны для такого счетчика в сравнении со счетчиком с последовательным переносом?

9. Какой вариант реализации межразрядных коммутирующих цепей (рис. 3) для реверсивных счетчиков является более предпочтительным? Приведите соответствующие обоснования.

10. Объясните работу ИС декадного счетчика К155ИЕ6.

11. На основе ИС К155ИЕ7 спроектируйте схему суммирующего двоичного счетчика со значением модуля счета К=100.

12. Каким образом можно обеспечить деление частоты следования импульсов в заданное (К) число раз?

Приложение

М

икросхемы К155ИЕ6 и К155ИЕ7 - четырехразрядные реверсивные счетчики, аналогичные по структуре. Счетчик ИЕ6 (рис. П1,а ) - двоично-десятичный (декадный), а счетчик ИЕ7 (рис. П1,б) - двоичный. Импульсные тактовые входы для счета на увеличениеС_U(вывод 5) и на уменьшениеС_D (вывод 4) в этих микросхемах раздельные. Состояние счетчика меняется по положительным перепадам счетных импульсов от низкого уровня к высокому на каждом из этих тактовых входов.

Для упрощения построения счетчиков с числом разрядов, превышающих четыре, обе микросхемы имеют выводы окончания счета на увеличение (, вывод 12) и на уменьшение (, вывод 13). От этих выводов берутся тактовые сигналы переноса для последующего и заема от предыдущего четырехразрядного счетчика. Дополнительной логики при последовательном соединении этих счетчиков не требуется: выводыи предыдущей микросхемы присоединяются к выводамC_U и C_Dпоследующей. По входам разрешения параллельной загрузкии сброса Rзапрещается действие тактовой последовательности и даются команды загрузки четырехразрядного кода в счетчик или его сброса.

В микросхемах ИЕ6 и ИЕ7 счетчики основаны на четырех двухступенчатых триггерах «мастер-помощник». Десятичный счетчик отличается от двоичного внутренней логикой, управляющей триггерами. Счетчики можно переводить в режимы сброса, параллельной загрузки, а также счета на увеличение и уменьшение.

Если на вход С_Dподается импульсный перепад от низкого уровня к высокому (дается команда на уменьшение - down),от содержимого счетчика вычитается 1. Аналогичный перепад, поданный на входеС_U, увеличивает результат счета на 1. Если для счета используется один из этих входов, на другом тактовом входе следует зафиксировать напряжение высокого логического уровня. Первый триггер счетчика не может переключиться, если на его тактовом входе зафиксировано напряжение низкого уровня. Во избежание ошибок менять направление счета следует в моменты, когда запускающий тактовый импульс перешел на высокий уровень.

На выходах (окончание счета на увеличение, вывод 12) и(окончание счета на уменьшение, вывод 13) нормальный уровень - высокий. Если счет достиг максимума (цифра 9 для ИЕ6 и 15 для ИЕ7), с приходом следующего тактового перепада на вход С_U от высокого уровня к низкому (более 9 или более 15) на выходепоявится низкое напряжение.

Аналогично на выходе появляется напряжение низкого уровня, если на вход С_D пришел счетный перепад низкого уровня. Импульсные перепады от выходов и служат, таким образом, как тактовые для последующих входовС_U и C_Dпри конструировании счетчиков более высокой разрядности.

Если на вход разрешения параллельной загрузки (вывод 11) подать напряжение низкого уровня, то код, зафиксированный ранее на параллельных входах D0 - D3(выводы 15, 1, 10 и 9), загружается в счетчик и появляется на его выходах Q0- Q3(выводы 3, 2, 6 и 7) независимо от сигналов на тактовых входах. Следовательно, операция параллельной загрузки – асинхронная.

Параллельный запуск триггеров запрещается, если на вход сброса R (вывод 14) подано напряжение высокого уровня. На всех выходахQ_iустановится низкий уровень.