2.7.Внутренняя организация

Общая структура представлена ниже и соответствует двухступенчатому конвееру.

Для него выделяются фаза выборки команды и фаза выполнения команды. Параллельно и асинхронно могут работать два процессора: процессор памяти и исполнительный процессор. Процессор памяти обеспечивает работу с памятью команд и памятью данных, а также с кэш-памятью. На исполнительный процессор возлагаются функции, связанные с дешифрацией и выполнением команд.

В процессоре предусмотрен одноуровневый кэш данных и кэш команд прямого отображения.

Структура кэш-памяти данных:

Размер памяти команд – 128 кб, т.е. 2*2^16 байт. Адрес команды – 16-разрядный. Был выбран размер страницы 2^11 (2048) байт, т.е. разделение памяти команд на 2^5 (32) страницы. Таким образом, тег состоит из пяти разрядов. Пусть размер строки кэша равен 32 байта. Для адресации по строке потребуется еще 5 бит. Таким образом, получаем количество бит под адрес строки кэша команд, равное 16 – 5 – 5 = 6. То есть, в кэше команд содержится 2^6 = 64 строки по 32 байта, и объем кэша равен 64*32 = 2048 байт.

Формат адреса принимает вид:

5 бит – тег;

6 бит – строка;

5 бит – байт.

Для памяти данных, размер которой равен 48 кб, создадим такой же кэш, однако количество страниц в нем будет меньше на (16 * 2^10 / 2^11), т.е. на 8. В кэше команд их было 2^5 = 32 (5 – разрядность поля тега), тогда в кэше данных будет 24 страницы. Формат адреса будет точно такой же. Разница лишь в том, что не все теги будут использоваться (не будут использоваться теги, начиная с 24, т.к. этих страниц не существует).