ПУЗАНКОВу / арх часть1

ФЕДЕРАЛЬНОЕ АГЕНСТВО ПО ОБРАЗОВАНИЮ.

Государственное образовательное учреждение высшего профессионального образования.

«Санкт-Петербургский государственный электротехнический университет «ЛЭТИ» имени В.И. Ульянова (Ленина)»

(СПБГЭТУ)

Кафедра ВТ

ПОЯСНИТЕЛЬНАЯ ЗАПИСКА К КУРСОВОМУ ПРОЕКТУ

по дисциплине «Архитектура ЭВМ»

« Разработка программной модели однокристального RISC- процессора»

Выполнил студент группы 9306 Строев И. А.

Руководитель

Оценка:

Санкт-Петербург

2012 г.

1. Техническое задание

1.1. Предмет проектирования

Разработка программной модели однокристального RISC-процессора.

Проектируется процессор для встроенных применений (контроллер).

1.2. Общие требования к разрабатываемому процессору

Система команд должна удовлетворять следующим требованиям.

1.  Операции обращения к памяти отделены от операций, связанных с обработкой данных.

2.  Операции, связанные с преобразованием данных, выполняются по принципу регистр-регистр.

3.  В общем случае аппаратно поддерживаются операции над целыми числами со знаком и без знака, а также над числами, представленными в формате с плавающей точкой (ПТ).

4.  Система команд должна быть функционально полной и включать команды общего назначения, команды для обработки чисел с ПТ и привилегированные команды.

5. Процессор должен иметь векторную систему прерываний.

6. Для процессоров с традиционной (принстонской) архитектурой должны быть предусмотрены механизмы поддержки многозадачности.

7. Процессоры должны иметь встроенную кэш-память.

Программная модель представляет собой симулятор, который должен удовлетворять следующим требованиям:

1. Отображать содержимое регистров общего назначения, системных регистров и регистров, используемых для хранения чисел с плавающей точкой.

- 2. Симулятор должен позволять выполнять покомандное выполнение программы.

3. Выполняемая программа хранится в отдельном файле и представляет собой псевдоассемблерный код.

4. В зависимости от варианта задания симулятор пишется либо на С++, либо на Java.

1.3. Исходные данные для курсового проектирования

Гaрвардская архитектура

Вариант 15

Но-мер вари-анта

Формат данных

Адрес-ность

Способ адресации

Регистровая память

8

16

32

Н

О

П

К

Коли- чество

Тип

Разряд-ность

15

+

+

-

3

+

+

+

-

64

ФО

16

Но-мер вари­анта	Шина адрес-данные		Память данных			Память команд			Ввод-вывод
	С	Р	Объем, Кбайт	ШД	Объем, Кбайт		ШК	И		П
15	+	-	128	16	16		64	-		+

Исходные данные для проектирования:

Поддерживаются следующие форматы данных:

- 8-разрядные числа со знаком и без знака;

- 16-разрядные числа со знаком и без знака;

64 функционально ориентированных регистра, 16-разрядные.

В процессоре используется совмещенная шина адреса и данных (С).

Объем оперативной памяти равен 128Кбайт. Разрядность шины данных (16-разрядная) определяется разрядностью памяти.

Ввод-вывод по аналогии с обращением к ячейкам памяти (П). Организация ввода-вывода по аналогии с обращением к ячейкам оперативной памяти (ОП) предполагает использование единого адресного пространства для ячеек памяти и портов ввода-вывода. В этом случае адресное пространство делится между ячейками ОП и регистрами внешних устройств. Данный подход позволяет по коду адреса определить, идет ли обращение к ячейке ОП или к регистру ВУ, не требует введения специальных команд ввода-вывода и дает возможность использовать различные способы адресации при обращении к регистрам ВУ (однако в этом случае возникают дополнительные проблемы при работе кэша и использовании виртуальной памяти).

Требуется разработать систему прерываний; при этом требуется реализовать векторную систему прерываний. (Таблица векторов может находиться по произвольным адресам). Предлагается использовать внешний контроллер прерываний.

Нет поддержки графики

Отличительной особенностью гарвардской архитектуры является наличие отдельной памяти команд. Принимается, что память команд размещается внутри кристалла, кроме того, возможно подключение дополнительной внешней памяти команд.

Раздельная реализация памяти команд и памяти данных упрощает организацию конвейера по выборке команд из памяти и по размещению их в очередь для дальнейшего исполнения. Такая организация позволяет избежать конфликтов при обращении к памяти, которые имеют место при использовании традиционной архитектуры, однако не снимает проблем, связанных с реализацией команд переходов.

2.2. Разработка архитектуры ЦП

2.2.3. Выбор форматов данных

основные используемые типы данных

Целые числа

Целые числа могут занимать байт, слово или двойное слово. Они могут быть знаковыми и беззнаковыми. В знаковых целых самый старший бит байта, слова или двойного слова, занимаемого числом, отводится для индикации знака числа. Нуль соответствует плюсу, 1 — минусу. Таким образом, возможный диапазон представляемых значений для знаковых целых составляет: от –128 до 127 для байта, от –2³¹ до 2³¹ для слов, от –2⁶³ до 2⁶³ для двойных слов. Беззнаковые целые могут принимать значения: от 0 до 255 для байт, от 0 до 2³²-1 для слов, от 0 до 2⁶⁴-1 для двойных слов.