Гарвардская архитектура на примере процессоров семейства adsp
Данный процессор является шестнадцатибитным.
Отличительная особенность гарвардской архитектуры в том, что для хранения программ и данных используется отдельные независимые блоки памяти. В процессорах ADSP используется модифицированная гарвардская архитектура, при которой данные хранятся в памяти данных, а память программы может содержать как программы, так и данные.
Отличительные особенности:
Способность быстрого и гибкого выполнения арифметических операций. Обеспечивает выполнение за 1 цикл операций умножения, умножения с накоплением, сдвига на произвольное число разрядов и стандартных арифметическо-логических операций.
Расширенный динамический диапазон. Сумматор разрядностью 40 бит обеспечивает 8 бит защиты от переполнения при последовательном сложении. Имеются специальные команды для масштабирования данных с блочной плавающей точкой.
Возможность выбора двух операндов за 1 цикл. Независимо от того, хранятся данные на кристалле или вне кристалла процесса.
Аппаратная поддержка циклических буферов. Т.е. аппаратно обеспечивается циклический возврат указателя адреса.
Организация циклов и условных переходов с нулевыми потерями времени.
Каждый процессор семейства ADSP содержит 3 независимых вычислительных устройства: АЛУ, умножитель-накопитель и устройство циклического сдвига. Они обрабатывают данные разрядностью 16 бит и поддерживают вычисления с повышенной точностью. Все 3 вычислительных устройства содержат регистры ввода / вывода, доступные по шине данных в памяти данных. Вычислительные устройства обычно берут операнды из регистров ввода и загружают результаты в регистры вывода. Эти регистры являются буферами между памятью и вычислительными устройствами. Это обеспечивает один уровень конвейеризации при вводе и один уровень конвейеризации при выводе. Р – шина позволяет использовать результат одного вычисления напрямую, в качестве входного значения для другого вычисления, что позволяет избежать задержки конвейерной обработки, при выполнении серии различных вычислений. Два специальных генератора адреса данных и программный автомат обеспечивают работу вычислительных регистров с максимальной производительностью. Каждый генератор адреса сохраняет до четырёх указателей адреса. Когда указатель используется для косвенной адресации, он модифицируется на величину, содержащуюся в заданном регистре. Имея 2 генератора адреса данных, процессор может одновременно генерировать 2 адреса для выбора двух операндов. Генератор адреса данных 1 – может генерировать адреса только для памяти данных. Генератор адреса данных 2 – либо для памяти данных, либо для памяти программ – и программный автомат посылает адреса команд в память программы. Программный автомат управляет регистром команд, в котором содержится текущая выполняемая команда. Для сокращения количества холостых циклов, программный аппарат осуществляет поддержку условных переходов, вызова подпрограмм и возврат в основную программу за один цикл. Благодаря счётчику циклов и стеку циклов процессор выполняет программу цикла с нулевыми потерями. Никаких дополнительных команд перехода для организации циклов не требуется.
Внутренние устройства процессора связаны пятью внутренними шинами:
Шина АПП(шина адреса памяти программы) –обеспечивает прямую адресацию до 16 К слов смешанного кода программ и данных.
Шина ДПП(шина данных памяти программы) – позволяет передавать 24-битные команды.
Шина АПД(шина адреса памяти данных) – обеспечивает прямую адресацию до 16 К слов данных.
Шина ДПД(шина данных памяти данных) – имеет разрядность 16 бит.