Министерство образования рф

______________________

Санкт-Петербургский государственный

электротехнический университет “ЛЭТИ”

_____________________________________________________

МИКРОПРОЦЕССОРЫ И МИКРОЭВМ

Методические указания

к лабораторным работам по дисциплине

“Применение микропроцессоров в приборах неразрушающего контроля”

Санкт-Петербург

2000

Министерство образования РФ

_____________________

Санкт-Петербургский государственный

электротехнический университет “ЛЭТИ”

_____________________________________________________

МИКРОПРОЦЕССОРЫ И МИКРОЭВМ

Методические указания

к лабораторным работам по дисциплине

“Применение микропроцессоров в приборах неразрушающего контроля”

Санкт-Петербург

Издательство СПбГЭТУ “ЛЭТИ”

2000

УДК 681.3

Микропроцессоры и микроЭВМ: Методические указания к лабо­ра­торным работам по дисциплине “Применение микропроцессоров в при­бо­рах неразрушающего контроля”/ Сост.: А. Н. Перегудов, М. М. Ше­вель­ко. СПб.: Изд-во СПбГЭТУ “ЛЭТИ”, 2000. 32 с.

С целью освоения основ микропроцессорной техники рассматриваются принципы функционирования восьми­раз­ряд­ных микропроцессоров и устройств на их основе. Содержат элементы программирования на ассемблере и в кодах микро­процессора.

Предназначены для студентов специальности 190200 “Приборы и методы контроля качества и диагностики”.

Утверждено

редакционно-издательским советом университета

в качестве методических указаний

© СПбГЭТУ “ЛЭТИ”, 2000

Лабораторная работа № 1

Изучение работы восьмиразрядных микропроцессоров (Intel 8085)

Цель работы — ознакомиться с функционированием восьмиразрядных микропроцессоров на примере выполнения команд микропроцессоромIntel 8085.

1.1. Общие сведения

Рис. 1.1

Микропроцессор Intel 8085 является типичным представителем серии восьмиразрядных однокристальных микропроцессоров, предназначенных для построения различных вычислительных и управляющих устройств. В отличие от своего предшественника – Intel 8080 – он использует одно напряжение питания +5 В, имеет встроенный тактовый генератор, более расширенную систему прерыва­ний. Система команд Intel 8085 полностью пов­торяет систему команд Intel 8080 (см. прил. 2) с добав­ле­нием двух команд.

Схема расположения выво­дов Intel 8085 представлена на рис. 1.1. Здесь AD0–AD7 – муль­типлексированная шина данных и 8 млад­ших разрядов адреса; A8–A15 – старшие 8 разрядов шины адреса; ALE – разрешение фикса­ции адреса; S0, S1, IO/M – со­с­тоя­ния машинного цикла (см. таблицу), RD – уп­рав­ление чте­ни­­ем; WR – управ­ление записью; READY – вход сигнала, низкий уровень которого задерживает работу процессора на целое число циклов; HOLD – вход сигнала запроса использо­вания шин адреса и данных; HLDA – выход сигнала, вы­со­кий уровень которого ука­зывает, что процессор осво­бо­дит шины в следующем цикле; INTR, RST5.5, RST6.5, RST7.5, TRAP – входы сигна­лов преры­ва­ний; INTA – вы­ход­ной сиг­нал подтверж­дения прерыва­ния; RESET IN – вход сигнала сброса (устанав­ливает счетчик ко­манд в нуль и сбрасывает триггеры разрешения преры­ва­ния и подтвер­ждения зах­ва­та); RESET OUT – выход сигнала, указываю­щего на то, что произ­ве­ден сброс центральн­ого процессора; X1 X2 – входы для подклю­чения часто­тозадаю­щих LC- или RC‑цепей или кварцевого резонатора или внешнего генератора; CLK – вы­ход тактовых импульсов; SID – линия после­дова­тельных входных данных; SOD – линия последовательных выходных дан­ных; V_CC– питание + 5 В; GND – земля.

Состояние	IO/M	S1	S0
Запись в память	0	0	1
Чтение из памяти	0	1	0
Вывод	1	0	1
Ввод	1	1	0
Выборка кода операции	0	1	1
Подтверждение прерывания	1	1	1
Останов	Z	0	0
Захват	Z	X	X
Сброс	Z	X	X

1.2. Описание лабораторного стенда

Схема стенда представлена на рис. 1.2. Здесь CPU – микропроцессор Intel 8085, линии шины данных которого AD0–AD7 через резисторы R1–R8 подсоединены к шине питания + 5 В. Высокий уровень на входных линиях CPU (READY, RESET IN, TRAP, INTR, RST5.5, RST6.5, RST7.5, HOLD) также получен путем подсоединения их через резисторы к шине питания. Вывод S1 подведен к клемме “СИНХР.” для синхронизации осциллографа. Сигнал тактовой частоты вырабатывается внутренним генератором микропроцессора, для чего к входам Х1, Х2 подключен кварцевый резонатор Q. Сброс CPU осуществляется нажатием кнопки К (подача нулевого уровня на вход RESET IN).

Рис. 1.2

1.3. Порядок выполнения работы

1. Ознакомиться со схемой стенда.

2. Подать напряжение на вход U_питстенда.

3. Клемму “СИНХР.” стенда подключить ко входу синхронизации осциллографа, который должен находиться в режиме внешней син­хронизации.

4. Ручками синхронизации добиться устойчивого изображения на экране осциллографа. При этом щуп осциллографа необходимо установить на выход S1, а для запуска процессора – нажать кнопку К.

5. Скорость развертки выбрать такой, чтобы на всем экране наблюдался только один командный цикл.

6. Чувствительность вертикального отклонения осциллографа выбрать такой, чтобы амплитуда наблюдаемых импульсов имела значение 3–4 см.

7. Снять временные диаграммы сигналов на выходах процессора CLK, S1, S0, RD, WR, ALE, а также на линиях шины адреса/данных AD0–AD7 и шины адреса А8–А15.

8. Построить временные диаграммы сигналов по п. 7, соблюдая временные соотношения между фронтами этих сигналов.