- •1) Комбинационная логика, основные элементы (и, или, не), их схемы на кмоп транзисторах.
- •Временная диаграмма работы сдвигового регистра.
- •6) Общая структура микроконтроллерного устройства, алу, программный счётчик.
- •Общая структура микроконтроллерного устройства (из интернета)
- •Программный счётчик.
- •7. Виды памяти микроконтроллеров (на примере семейства avr). Стек и его инициализация.
- •8. Прерывания, вектор прерываний.
- •9) Основы языка Assembler для микроконтроллеров семейства avr. Синтаксис, классификация команд.
- •Команды логических операций.
- •Команды операций с битами.
- •Команды пересылки данных.
- •Команды передачи управления.
- •Команды управления системой.
- •10. Регистры ввода-вывода. Схема устройства вывода микроконтроллера, управляющие регистры, режимы работы.
- •Источники тактовой частоты
- •Управляющие регистры таймера
- •Прерывания таймера
- •3. Цифро-аналоговые преобразователи. Структурная схема цап. Параллельная схема суммирования токов. Последовательная схема суммирования токов.
- •Классификация ацп
- •5. Структурная схема встроенного аналого-цифрового преобразователя, его основные параметры. Настройка ацп, управляющие регистры. Прерывания по завершению цикла преобразования.
- •17. Передача данных с использованием асинхронного последо-вательного интерфейса spi. Схема организации spi интерфейса, сдвиговые регистры. Пакетная передача данных.
- •18) Интерфейс i2c. Протокол передачи данных, режимы работы. Основные преимущества и недостатки интерфейса.
Временная диаграмма работы сдвигового регистра.
Пусть на вход последовательного (сдвигового) регистра поступает сигнал, временная диаграмма которого изображена на рисунке.
Сдвиговый регистр с параллельным, входом — это устройство, в котором входные данные поступают одновременно по параллельным информационным каналам. Запись данных в регистр осуществляется следующим образом.
В первый момент времени в первый триггер записывается бит и с каждым тактовым сигналом он сдвигается до тех пор, пока все данные не окажутся на выходе (4 синхроимпульса).
Полезны, когда не хватает ножек МК.
Сначала производится сброс содержимого регистра подачей импульса (логического 0) на вход «Установка в 0».
Далее D1—D4 подаются на входы и импульс (логическая 1) поступает на вход записи. Это приводит к записи информации во все регистры с использованием входов предустановки.
После этого при появлении каждого тактового импульса информация сдвигается на один разряд вправо.
Выход данных может быть как последовательным, так и параллельным.
Многие сдвиговые регистры, выполненные в виде ИС, имеют параллельный вход и последовательный выход. Эти устройства известны как параллельно-последовательные преобразователи.
На рисунке вместе с логическими уровнями записываются значения бит, которые передаются по соединительной линии или присутствуют на выходах сдвигового регистра.
№ такта |
1 |
2 |
3 |
1 |
Q0 |
1 |
0 |
1 |
1 |
Q1 |
X |
1 |
0 |
1 |
Q2 |
X |
X |
1 |
0 |
Q3 |
X |
X |
X |
1 |
Дополнительно:
Идеализированная временная диаграмма работы регистра сдвига, структура которого представлена на рис. 2.7, показана на рис. 2.9. Предполагаем, что начальное состояние регистра следующее: Q0=0, Q1=1, Q2=1, Q3=0.
Рис. 2.9. Временная диаграмма работы регистра сдвига
Работа регистра сдвига в каждом периоде сигнала синхронизации разбивается на две фазы: при высоком и при низком значении синхросигнала:
При высоком уровне синхросигнала проводится запись значения выхода ( i – 1 )-го разряда регистра в первую ступень i -го разряда. Вторая ступень каждого разряда сохраняет свое прежнее значение. В этой фазе состояние первой ступени i -го триггера повторяет состояние второй ступени ( i – 1 )-го триггера. Вторые ступени каждого триггера, а следовательно, и выходы регистра в целом, остаются неизменными.
При низком уровне синхросигнала значение, записанное в первой ступени каждого триггера, перезаписывается в его вторую ступень. Запись в первую ступень триггера запрещена. В этой фазе состояния первой и второй ступеней каждого триггера становятся одинаковыми.
Поступление сигнала R = 0 вне зависимости от значения сигнала на входе синхронизации С и сигнала на входе D0 устанавливает все разряды регистра в нулевое состояние.
Во многих случаях, однако, желательно иметь возможность сдвигать информацию и влево, и вправо. Регистры, обладающие этой способностью, называются реверсивными сдвиговыми регистрами. Управление сдвигом в таких регистрах осуществляется путем подключения выходов триггеров к соответствующим входам при сдвиге влево или вправо. Направление сдвига регулируется входом «Способ работы». Реверсивные сдвиговые регистры с последовательными и параллельными входами и выходами называют универсальными сдвиговыми регистрами.