- •В.В. Болгов, в.И. Енин, а.В. Смольянинов
- •Схемотехника
- •В.В. Болгов, в.И. Енин, а.В. Смольянинов Схемотехника
- •Схемотехника
- •Введение
- •После изучения дисциплины необходимо знать:
- •После изучения дисциплины необходимо уметь:
- •В.1. Роль и место курса “Схемотехника” в учебном процессе
- •В.2. Основные направления развития цифровых устройств
- •В.3. Самостоятельная работа студентов и контроль знаний
- •1 . Основы теории логических функций.
- •1.1. Логические функции
- •1.2. Основные законы и тождества алгебры логики
- •1.3. Формы представления логических функций
- •Совершенная дизъюнктивная нормальная форма
- •Совершенная конъюнктивная нормальная форма
- •Получение логических выражений скнф и сднф
- •1.4. Минимизация логических функций
- •Метод Квайна
- •Метод карт Вейча
- •1.5. Построение и анализ работы логических схем
- •1.6. Построение логических схем с несколькими выходами
- •1.7. Вопросы и задания для самоконтроля
- •2. Интегральные микросхемы
- •2.1. Технологии цифровых интегральных схем
- •2.2. Параметры интегральных микросхем
- •2.3. Логические элементы транзисторно-транзисторной логики
- •2.3.1. Входные каскады ттл микросхем
- •2.3.2. Типы выходных каскадов ттл цифровых элементов
- •Логический выход
- •Элементы с тремя состояниями
- •Выходные каскады с открытым эмиттером
- •Выход с открытым коллектором
- •Основные характеристики микросхем ттл серий
- •2.4. Логические элементы эмиттерно-связанной логики
- •2.5. Логические элементы на моп‑транзисторах
- •2.6. Кмоп микросхемы
- •2.6.1. Режим неиспользуемых входов
- •2.6.2. Преобразователи уровня
- •2.7. Простейшие интегральные микросхемы
- •2.8. Шинные формирователи и приемопередатчики
- •2.9. Вопросы и задания для самоконтроля
- •3. Устройства комбинационного типа
- •Двоичные шифраторы и дешифраторы
- •3.1.1. Разработка схемы шифратора и его работа
- •3.1.2. Приоритетный шифратор
- •3.1.3. Разработка схемы дешифратора и его работа
- •3.1.4. Преобразователи кодов
- •3.2. Мультиплексоры и демультиплексоры
- •3.2.1. Мультиплексоры
- •3.2.2. Демультиплексоры
- •3.2.3. Получение мультиплексоров и демультиплексоров на большое количество входов (выходов)
- •3.2.4. Универсальные логические модули
- •3.2.5. Совместная работа мультиплексора и демультиплексора
- •3.3. Сумматоры, алу и матричные умножители
- •3.3.1. Одноразрядный сумматор
- •3.3.2. Сумматор последовательного действия
- •3.3.3. Сумматор параллельного действия с последовательным переносом
- •3.3.4. Сумматор параллельного действия с параллельным переносом
- •3.3.5 Арифметико-логические устройства
- •3.3.6. Матричные умножители
- •3.4. Компараторы
- •3.5 Схемы контроля
- •3.6. Вопросы и задания для самоконтроля
- •4. Узлы последовательностного типа
- •4.1. Триггеры
- •4.1.1. Асинхронные триггеры
- •4.1.2. Асинхронный d-триггер
- •4.1.3. Синхронные триггеры
- •Синхронный rs-триггер
- •Синхронный d-триггер
- •Триггеров
- •4.1.4. Триггеры с двухступенчатым запоминанием информации
- •4.1.6. Счетный триггер
- •4.1.7. Динамические триггеры
- •4.1.8. Установка начального значения триггера
- •4.1.9. Триггеры Шмидта
- •4.2. Регистры
- •4.2.1. Параллельный регистр
- •4.2.2. Последовательные (сдвигающие) регистры
- •4.2.3. Взаимное преобразование числа из последовательного кода в параллельный
- •4.3. Счётчики
- •4.3.1. Суммирующие счетчики
- •4.3.2. Вычитающие счетчики
- •4.3.3. Реверсивные двоичные счетчики
- •4.3.4. Кольцевые счетчики
- •4.3.5. Условное обозначение счетчиков
- •4.3.6. Быстродействие счетчиков
- •4.3.7. Программирование счетчиков
- •4.4. Вопросы и задания для самоконтроля
- •5. Аналого-цифровые и цифро-аналоговые преобразователи
- •5.1. Аналого-цифровые преобразователи
- •5.1.1. Принцип аналого-цифрового преобразования
- •5.1.2. Ацп с промежуточным преобразованием во временной интервал
- •5.1.3. Аналого-цифровой преобразователь с обратной связью
- •5.1.4 Аналого-цифровой преобразователь следящего типа
- •5.1.5. Параллельный ацп
- •5.1.6. Интегрирующие ацп
- •5.1.7. Ацп последовательных приближений
- •5.2. Цифро-аналоговые преобразователи
- •5.3. Преобразователи интервалов времени
- •5.4. Вопросы для самоконтроля
- •6. Устройства хранения информации
- •6.1. Основные характеристики запоминающих устройств
- •6.2. Оперативные запоминающие устройства
- •6.2.1. Статические озу
- •6.2.2. Динамические озу Принцип действия динамических озу
- •Схемные особенности динамических озу
- •6.3. Постоянные запоминающие устройства
- •Масочные пзу
- •Программируемые пзу
- •6.4. Перепрограммируемые запоминающие устройства
- •Флэш-память
- •6.5. Вопросы для самоконтроля
- •7. Селекторы импульсных сигналов
- •7.1. Амплитудные селекторы
- •7.1.1. Селектор максимального уровня
- •7.1.2. Селектор минимального уровня
- •7.2. Временные селекторы
- •7.3 Селекторы импульсов по длительности
- •7.3.1. Селекторы максимальной длительности
- •7.3.2. Селекторы минимальной длительности
- •7.4 Элементы задержки и формирователи импульсов
- •7.5. Вопросы для самоконтроля
- •8. Средства отображения информации
- •8.1. Газоразрядные цифровые индикаторы
- •8.2. Знакосинтезирующие индикаторы
- •8.3. Вакуумные люминесцентные индикаторы
- •8.4. Вакуумные накаливаемые индикаторы
- •8.5. Полупроводниковые семисегментные индикаторы
- •8.6. Жидкокристаллические индикаторы (жки)
- •8.7. Матричные индикаторы
- •8.8. Подключение индикаторов к эвм
- •8.9. Вопросы и задания для самоконтроля
- •9. Автоматы
- •9.1. Автомат в системе управления
- •9.2. Структурный автомат
- •9.3. Аппаратная реализация автоматов
- •9.4. Вопросы и задания для самоконтроля
- •Заключение
- •Б иблиографический список
- •ПриложенИя
- •Приложение 1. Обозначения цифровых микросхем
- •Приложение 2. Условные графические обозначения элементов цифровой техники
- •Оглавление
Основные характеристики микросхем ттл серий
Некоторые характеристики базовых элементов различных ТТЛ серий приведены в таблице 2.1
Буква S – указывает на включение в схему диодов Шотки, которые предотвращают глубокое насыщение транзисторов, что повышает скорость переключений. Буква L – низкое потребление энергии, буква А – усовершенствованное. Знак « -» указывает, что ток является вытекающим из вывода.
Основные характеристики микросхем некоторых серий Таблица 2.1
Серия |
Аналог |
tзадер, нсек |
P, МВт/ вент. |
I1вх, мка |
I0вх, ma |
fmax, МГц |
I1вых, мка |
I0вых, ma |
n |
155 |
SN74 |
10 |
10 |
40 |
-1,6 |
35 |
-400 |
16 |
10 |
555 |
SN74LS |
9,5 |
2 |
20 |
-0.4 |
45 |
-400 |
8 |
20 |
531 |
SN74S |
3 |
19 |
50 |
-2 |
125 |
-1000 |
20 |
10 |
– |
SN74ALS |
1,5 |
22 |
– |
– |
200 |
– |
20 |
100 |
Зарубежными фирмами выпускаются и другие серии микросхем (SN54, SN84), отличающиеся температурным диапазоном, допуском на отклонение напряжения питания, корпусом.
Все ТТЛ серии в общем совместимы по входам и выходам: выходное напряжение логического 0 U0вых0,4 В; входное напряжение логического 0 U0вх0,4в; выходное напряжение логической 1 U1вых2,4 В; входное напряжение входной 1 U1вх2,4 В.
При использовании микросхем различных серий в одном устройстве необходимо учитывать взаимную нагрузочную способность. Для согласования по нагрузке все серии содержат элементы с повышенной нагрузочной способностью. Для согласования по уровню сигналов существуют микросхемы преобразователей уровня.
Обычно напряжение питания подводится к выводу микросхемы с наибольшим номером, а общий провод – к выводу с номером в 2 раза меньшим. Существование исключений из этого правила требуют проверки назначения выводов по справочникам.
2.4. Логические элементы эмиттерно-связанной логики
Микросхемы эмиттерно-связанной логики (ЭСЛ) также используют в виде исходного элемента биполярный транзистор, но работает он в активном режиме. Это уменьшает время переключения логического элемента с уровня единицы на уровень нуля или наоборот, но требует повышенного потребления мощности источника и ведет к меньшей помехоустойчивости, так как разница между уровнями логического нуля и логической единицы мала. Схема базового элемента ЭСЛ приведена на рис. 2.4.
Если на всех входах элемента (х1, х2, х3) появятся уровни логического нуля, то транзисторы Т1, Т2, Т3 будут закрыты и высокое напряжение с их объединенного коллектора Uк открывает транзистор Т4, на эмиттере которого будет высокое напряжение, уровень которого принят за единицу (Т4). На вход (базу) транзистора Т5 постоянно подается напряжение порядка 3,9 В, он открывается (на его эмиттер подается низкое напряжение с объединенного эмиттера транзисторов Т1, Т2, Т3), низкое напряжение с их коллекторов подпирает транзистор Т6, он закрывается, что ведет к появлению низкого нап ряжения на его выходе, уровень которого принят за нулевой.
Рис. 2.4. Схема базового элемента ЭСЛ
Если хотя бы на один вход элемента (Х1, Х2 или Х3) подан уровень логической единицы, то этот транзистор открывается, напряжение на общем коллекторе (входе транзистора Т4) падает и транзистор Т4 подпирается (он не может закрыться до конца, так как напряжение на его входе (базе) будет отлично от нуля (оно определяется напряжением на резисторе R3 и остаточным напряжением на открытом входном транзисторе Т1, Т2 или Т3, на который подан уровень логической единицы). Уровень напряжения на выходе Т4 падает до уровня, принятого за уровень логического нуля. На выходе транзистора Т4 формируется функция ИЛИ-НЕ: .
Так как один из входных транзисторов (Т1, Т2 или Т3) открыт, на резисторе R3 окажется высокое напряжение, которое закроет транзистор Т5, что приведет к открыванию транзистора Т6, на выходе которого формируется операция ИЛИ (Х1+Х2+Х3).
Разница уровней логической единицы и логического нуля невелика (уровень нуля примерно равен 3,5 В, а уровень единицы - 4,3 В при напряжении питания Е=5 В). Схема обладает высоким быстродействием, но малой помехоустойчивостью.