Технология кремниевой наноэлектроники

Министерство образования и науки РФ

ТОМСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ СИСТЕМ УПРАВЛЕНИЯ И РАДИОЭЛЕКТРОНИКИ (ТУСУР)

Кафедра физической электроники

Т.И. Данилина, В.А. Кагадей, Е.В. Анищенко

ТЕХНОЛОГИЯ КРЕМНИЕВОЙ НАНОЭЛЕКТРОНИКИ

Учебное пособие

В-Спектр Томск, 2011

УДК 621.382.049.77.002 (07) ББК 32.852

Д18

Д18 Данилина Т.И., Кагадей В.А., Анищенко Е.В. Технология кремниевой наноэлектроники: Учебное пособие. – Томск: В-Спектр, 2011. – 263 с.

ISBN 978-5-91191-203-1

Вучебное пособие включено описание новых технологических процессов, которые составляют основу современного производства сверхбольших интегральных схем (СБИС) и других устройств кремниевой наноэлектроники. К таким процессам относятся субмикронная литография, ионное легирование, ионное и плазмохимическое травление наноструктур, атомно-слоевое и плазмохимическое осаждение металлов и диэлектриков. Изложены технологические маршруты формирования СБИС.

Пособие предназначено для слушателей программы переподготовки в области промышленного производства наногетероструктурных монолитных интегральных схем СВЧ-диапазона и дискретных полупроводниковых приборов, а также может быть использовано при подготовке студентов, обучающихся по направлению 210100 «Электроника и наноэлектроника», 210600 «Нанотехнология», 222900 «Нанотехнология и микросистемная техника».

Учебное пособие будет полезно при подготовке магистров по программам «Твердотельная электроника» и «Наногетероструктурная СВЧ-электроника».

УДК 621.382.049.77.002 (07) ББК 32.852

ISBN 978-5-91191-203-1

Данилина Т.И., Кагадей В.А., Анищенко Е.В., 2010

© ТУСУР, 2010

2

ОГЛАВЛЕНИЕ
1. Введение ..................................................................................................	6
2. Тенденции развития современной технологии микроэлектроники... 9
2.1. Международная технологическая дорожная карта для
полупроводникового производства ......................................................	9
2.2. Закон Мура и другие тенденции ....................................................	9
3. Технологические среды ........................................................................	13
3.1. Чистые производственные помещения .......................................	13
3.2. Жидкие химические и газообразные среды ................................	19
3.2.1. Очистка газов .......................................................................	19
3.2.2. Очистка воды .......................................................................	22
3.2.3. Газовые разряды ..................................................................	32
4. Геттерирование, очистка и пассивация поверхности
полупроводниковых подложек ................................................................	33
4.1. Геттерирование..............................................................................	33
4.2. Реальная поверхность полупроводников ....................................	35
4.3. Очистка криогенными аэрозолями ..............................................	41
4.4. Механизм очистки с помощью сверхкритических жидкостей
(СКЖ) ....................................................................................................	42
4.5. Сухие методы очистки ..................................................................	45
4.6. Пассивация поверхности ..............................................................	45
5. Субмикронная литография...................................................................	47
5.1. Основные понятия и тенденции...................................................	47
5.2. Иммерсионная литография КУФ-диапазона ..............................	54
5.3. Литография ЭУФ-диапазона ........................................................	56
5.4. Импринтинг ...................................................................................	58
5.5. Электронная литография ..............................................................	61
5.6. Технология электронно-лучевой литографии.............................	78
5.7. Ионная литография .......................................................................	93
5.8. Рентгеновская литография ...........................................................	95
6. Ионное легирование полупроводников ..............................................	97
6.1. Технология ионного легирования................................................	97
6.2. Взаимодействие ионов с твердым телом.....................................	99
6.3. Распределение внедренной примеси по глубине......................	105
6.4. Радиационные дефекты при ионном легировании ...................	111
6.5. Области применения ионного легирования ..............................	116
7. Быстрый термический отжиг .............................................................	129
7.1. История развития импульсного отжига ....................................	129
7.2. Методы и оборудование быстрого термического отжига .......	129
7.3. Быстрый отжиг ионно-легированных слоѐв .............................	133
	3

7.4. Быстрые термические обработки при формировании плѐнок силицидов металлов, а также плѐнок термического оксида кремния

или оксинитрида кремния .................................................................	140
7.5. Новые методы импульсного отжига ..........................................	142
8. Травление микро- и наноструктур.....................................................	147
8.1. Классификация методов травления ...........................................	147
8.2. Жидкостное химическое травление...........................................	151
8.3. Физика ионного травления .........................................................	156
8.4. Разрешающая способность ионно-лучевого травления ...........	164
Маска........................................................................................................	166
Подложка .................................................................................................	166
8.5. Выбор и обработка маскирующих материалов при ионном
травлении ............................................................................................	170
8.6. Модель процесса травления материалов энергетическими и
химически активными частицами.....................................................	172
8.7. Методы плазменного травления ................................................	178
8.8. Устройства для реализации плазмохимического травления ..	184
9. Осаждение металлов и диэлектриков................................................	187
9.1. Атомно-слоевое химическое осаждение из газовой фазы ......	187
9.2. Ионное и ионно-плазменное осаждение тонких пленок в
технологии интегральных схем.........................................................	196
9.2.1. Общая характеристика ......................................................	196
9.2.2. Стимулированное плазмой осаждение тонких слоев
диоксида кремния ........................................................................	200
9.2.3. Плазмохимическое осаждение нитрида кремния ...........	206
9.2.4. Ионно-плазменное нанесение тонких пленок нитрида
алюминия .....................................................................................	208
9.2.5. Плазмохимическое осаждение кремния ..........................	210
9.2.6. Стимулированное плазмой осаждение металлов............	212
9.2.7. Ионно-стимулированное, ионно-лучевое напыление
тонких пленок ..............................................................................	214
10. Планаризация рельефа ......................................................................	217
10.1. Основные понятия и тенденции развития ...............................	217
10.2. Оборудование химико-механической планаризации .............	222
10.3. Технология химико-механической планаризации..................	224

11. Формирование транзисторов в приповерхностных слоях кремния

(FEOL)......................................................................................................	230
11.1. Основные понятия и тенденции развития ...............................	230
11.2. Инженерия канала транзистора................................................	231
11.3. Инженерия затвора транзистора ..............................................	239
11.4. Технологический маршрут FEOL ............................................	241
4

12. Формирование межэлементных соединений и межуровневой
разводки (BEOL) .....................................................................................	246
12.1. Основные понятия и тенденции развития ...............................	246
12.2. Инженерия межуровневого диэлектрика ................................	248
12.3. Инженерия межуровневой разводки .......................................	250
12.4. Технологический маршрут BEOL............................................	251
Заключение ..............................................................................................	260
Список рекомендуемой литературы......................................................	262

5

1. Введение

Микроэлектроника является одним из важнейших катализаторов научно-технического прогресса современной цивилизации. Уровень развития и объемы производства ее основных изделий (интегральных микросхем (ИС)) во многом определяют потенциал государства. Анализ тенденций развития мировой микроэлектроники показывает, что ключевой задачей на ближайшее десятилетие является освоение производства ультрабольших интегральных микросхем (УБИС). Количество транзисторов на одном кристалле ИС-микропроцессора за ближайшие 10 лет должно возрасти с 4 108 до 3 109 штук, а физическая длина затвора транзистора – уменьшиться с 25 до 8 нм.

До недавнего времени рост рабочих частот ИС обеспечивался пропорциональным уменьшением всех размеров транзистора (длины затвора, толщины подзатворного диэлектрика, расстояния исток – сток, толщины легированных областей и т.д.), т.е. достигался за счѐт масштабирования размеров элементов (рис. 1.1).

Рис. 1.1. Уменьшение размеров элементов транзисторов в зависимости от года выпуска ИС: 1 – длина затвора, Lg; 2 – толщина легированных областей, Xj; 3 – толщина подзатворного диэлектрика Xox

Масштабирование основывалось на идее использования всего тока на передачу (обработку) сигнала, при этом потерями, связанными с утечками, пренебрегали за их малостью. По мере уменьшения размеров эти паразитные потери стали настолько большими (30–40% от потребляемой мощности для процессора, изготовленного по тех-

6

нологии с 90 нм топологической нормой), что «правило масштабирования» нарушилось.

В связи с этим в настоящее время основные усилия сосредоточены не только на развитии технологий формирования элементов со всѐ уменьшающимися размерами, но и на нахождения способов устранения конкретных причин, мешающих масштабированию. Среди методов решения проблемы масштабирования следует назвать следующие:

1)использование новых полупроводниковых материалов для формирования канала транзистора (например, напряжѐнного Si

(strained silicon));

2)дополнительное прецизионное ионное легирование истока, стока и области канала транзистора;

3)замена затвора из легированного поликристаллического Si на металлический затвор;

4)применение при формировании подзатворного диэлектрика

материалов с высокой диэлектрической проницаемостью (high-k dielectric);

5)применение при формировании межуровневой изоляции ма-

териала с низкой диэлектрической проницаемостью (low-k dielectric);

6)замена алюминиевых проводников на медную межэлементную и межуровневую разводку.

Технологический маршрут изготовления кремниевых ИС обычно делится на две части. Первая часть маршрута называется front end processing или front end of line (FEOL) и включает процессы изготов-

ления активных приборов (транзисторов). Вторая часть носит назва-

ние back end processing или back end of line (BEOL) и включает в себя процессы формирования межэлементных соединений и межуровневой разводки. Визуальное представление деления маршрута на процессы FEOL и BEOL показано на рис. 1.2. Согласно этому делению, первые четыре способа решения проблемы масштабирования относятся к процессам FEOL, а оставшиеся два – к процессам BEOL, при этом все они затрагивают базисные этапы формирования кристалла ИС в целом.

Всвязи с вышесказанным можно констатировать, что в настоящее время большая часть технологического маршрута изготовления ИС подвергается значительной модернизации. С одной стороны, это приводит к потере актуальности учебных пособий, опубликованных до 2000 г., а с другой стороны, ставит задачу по написанию нового руководства.

7

Рис. 1.2. Визуальное представление деления маршрута изготовления ИС на процессы FEOL и BEOL

Настоящее учебное пособие посвящено краткому описанию новых технологий формирования кремниевых СБИС, внедряемых в промышленность в настоящее время. Пособие не преследует цель освещения базовых технологий микроэлектроники, предполагая, что читатели уже знакомы с ними.

Разделы 1, 2, 10, 11, 12 и заключение написаны профессором, д.ф.-м.н. В.А. Кагадеем; 3, 4, 5.5, 5.7, 5.8, 6, 8, 9 – профессором, к.т.н. Т.И. Данилиной; 5.1–5.4, 5.6, 8.2 – Е.В. Анищенко.

8

2. Тенденции развития современной технологии микроэлектроники

2.1. Международная технологическая дорожная карта для полупроводникового производства

Основным документом, регламентирующим развитие мировой микроэлектронной промышленности, является Международная технологическая дорожная карта для полупроводникового производства

(The International Technology Roadmap for Semiconductors1). Данный документ составляется силами интернационального сообщества экспертов, включающего более 1200 специалистов из США, Японии, Тайваня, Европы и Кореи. Международная технологическая дорожная карта издаѐтся с 1999 г., обновляется каждый год и содержит информацию по всем аспектам развития производства кремниевых ИС на 15 лет вперѐд. Практически это подробнейший план развития отрасли, содержащий главные тенденции, ближайшие и отдалѐнные задачи, а также нерешѐнные проблемы по каждому разделу полупроводникового производства.

Важно отметить, что основными целями ITRS являются формирование технических требований к приборам, технологиям и оборудованию, определение потенциальных путей решения имеющихся проблем, а также формирование календарного плана развития полупроводниковой промышленности. Данные цели реализуются с помощью проведения международных форумов, на которых обсуждаются важнейшие вопросы развития отрасли, а также посредством организации кооперации и достижения соглашений между ведущими производителями полупроводниковых приборов и технологического оборудования, между поставщиками материалов и программного обеспечения, а также внутри научного сообщества.

2.2. Закон Мура и другие тенденции

Одна из основных тенденций развития микроэлектронной промышленности была впервые сформулирована ещѐ в 1965 г. сотрудником компании Intel Гордоном Муром (Gordon Moore). На основе анализа имевшихся в его распоряжении данных он констатировал, что количество транзисторов в ИС за год увеличивается примерно в два

1 The International Technology Roadmap for Semiconductors (ITRS) // http://www.itrs.net/

9

раза. Эта формулировка получила названия закона Мура. В несколько изменѐнной форме закон Мура и сегодня определяет развитие микроэлектроники, а ITRS составляется таким образом, чтобы отвечать его положениям.

На рис. 2.1 приведены зависимости количества транзисторов на одном кристалле от года изготовления ИС. Видно, что до 1970 г. закон Мура исполнялся в точности так, как его сформулировал автор. Однако затем произошло снижение темпов интеграции и в настоящее время закон Мура обычно формулируют в следующем виде: «Количество транзисторов на кристалле удваивается каждые 1,5–2 года». Данные, приведѐнные на рис. 2.1, свидетельствуют о том, что интеграция схем памяти происходит с несколько большими темпами, чем развитие микропроцессорных ИС. Прогноз на будущее предполагает возможность некоторого снижения темпов интеграции ИС памяти, что связано с трудностями, возникающими при масштабировании.

Рис. 2.1. Степень интеграции ИС (количество транзисторов в одной ИС) в зависимости от года их выпуска: 1 – ранняя стадия выпуска ИС (удвоение количества транзисторов каждые 12 мес); 2 – микропроцессоры компании Intel (удвоение каждые 24 мес); 3 – схемы оперативной памяти (удвоение каждые 18 мес)

Вторая тенденция развития микроэлектроники напрямую связана с первой и заключается в непрерывном и пропорциональном уменьшении характерных размеров элементов ИС (см. рис. 1.1). В настоящее время на лабораторных образцах ИС показано, что закон Мура может сохранить своѐ действие вплоть до 2020 г., когда топологиче-

10