- •2. Арифметико-логические устройства. Определение, структура, подход к проектированию, основные уравнения работы алу (пример синтеза выражения). Особенности знаковой и беззнаковой арифметики.
- •4. Особенности представления чисел в форматах с фиксированной и плавающей запятой. Особенности аппаратной реализации арифметических операций над числами в форматах с фиксированной и плавающей запятой.
- •5. Архитектура системы команд. Система команд и способы адресации операндов. Классификация архитектур по сложности кодирования инструкций (risc, cisc). Уровни абстракции представления микропроцессора.
- •7. Процессоры с однотактным, многотактным и конвейеризированным устройствами управления. Особенности построения. Достоинства и недостатки каждой из реализаций.
- •9.Подход к проектированию однотактного процессора на примере архитектуры risc-V. Сравнение с другими подходами к реализации микроархитектуры.
- •10.Подход к проектированию многотактного процессора на примере архитектуры risc-V. Сравнение с другими подходами к реализации микроархитектуры.
- •11. Подход к проектированию конвейерного процессора на примере архитектуры risc-V. Сравнение с другими подходами к реализации микроархитектуры.
- •12. Структурные конфликты и способы их минимизации. Конфликты по данным, их классификация и примеры реализаций механизмов их обходов.
- •13. Сокращение потерь на выполнение команд перехода и методы минимизации конфликтов по управлению.
- •14. Методы повышения производительности процессоров: суперскалярность, суперконвейерность, гипертрейдинг, внеочередное исполнение команд, переименовывание регистров и т.П.
- •Суперскалярность
- •Внеочередное выполнение команд
- •Переименовывание регистров
- •16. Иерархия памяти: причины, зависимости, следствия. Статическое и динамическое озу. Организация систем памяти в микропроцессорных системах.
- •17. Принципы организации кэш-памяти. Способы отображения данных из озу в кэш-память. Варианты построения.
- •18. Виртуальная память. Принципы функционирования и способы организации виртуальной памяти. Tlb.
- •19. Когерентность кэш. Примеры реализации когерентности кэш-памяти: VI, msi, mesi.
- •19.1 Параллелизм уровня потоков
- •19.2 Синхронизация
- •19.3 Потоково-безопасное программирование
- •19.4 Синхронная связь
- •Мультиядерность
- •Когерентность кэш л18 47:24
- •Поддержка когерентности
- •Реализация когерентности
- •Оптимизация msi: e-Состояние (Exclusive)
- •21. Механизм граничного сканирования регистров. Jtag. Области применения.
- •22. Обмен информацией между элементами в микропроцессорных системах. Организация шинного обмена. Виды и иерархии шин.
- •Иерархияшин
- •Вычислительная машина с двумя видами шин
- •Вычислительная машина с тремя видами шин
- •23. Арбитр магистрали. Алгоритмы и схемы арбитража. Методы повышения эффективности шин.
- •Отдельная шина системы ввода-вывода
- •Модули ввода-вывода
- •Конфигурации пдп(dma)
- •27. Микроконтроллеры. Определение, виды, характеристики, особенности построения и применения.
- •29.Классификации архитектур параллельных вычислительных систем: Флинна, по способу организации памяти. Нетрадиционные вычислители.
Отдельная шина системы ввода-вывода
Система ввода-вывода имеет отдельную от памяти шину управления, но совместную шину адреса и данных
Система ввода-вывода с отдельной шиной
управления.
Плюсы: специализация под систему ввода-вывода (т.к. управление осуществляется по другой линии), используются отдельные инструкции для работы с вводом-выводом.
Архитектура x86 использует данный тип подсистемы ввода-вывода.
Система ввода-вывода имеет единую шину с основной памятью.
Плюсы: в случае совместного адресного пространства мы имеем гибкий размер системы ввода-вывода (то есть мы можем уменьшить количество памяти и увеличить количество систем ввода-вывода или наоборот).
Минусы: поскольку для доступа к регистрам модулей ввода-вывода используется та же шина, что и для доступа к памяти, процессор использует в обоих случаях одни и те же инструкции, что отрицательно сказывается на читаемости ассемблерного кода.
Архитектуры RISC-V и MIPS используют данный тип подсистемы ввода-вывода.
Единая шина для системы ввода-вывода и памяти.
Совмещенное и выделенное адресное пространство.
Адресное пространство — совокупность всех допустимых адресов каких-либо объектов вычислительной системы.
Системы с выделенным адресным пространством
В выделенном адресном пространстве ячейки памяти отделены от модулей ввода-вывода. То есть процессор имеет 2 шины. Одна направлена для памяти, другая для ввода-вывода.
Системы с совмещенным (совместным) адресным пространством
В совместном адресном пространстве есть только один набор адресов. Обращаясь по одним адресам мы попадаем в память, а по другим в управляющие регистры, которые ассоциированы с периферийными устройствами (т.е устройствами ввода-вывода, те которые подключаются к системе и связывают её с внешним миром).
При выделенном адресном пространстве можно разрабатывать систему ввода-вывода отдельно от памяти. В случае совместного этого не получится потому, что система ввода-вывода и память должны удовлетворять одним и тем же требованиям по связи (т.е. передачи информации).
Способы подключений периферийных устройств.
Все периферийные устройства можно свести к трём категориям:
Для общения с пользователем (принтеры, мониторы и др.)
Для общения с вычислительной машиной (внешние устройства, которые отдают или получают информацию от внешнего мира через различные датчики, а также системы хранения информации)
Для связи с удаленными устройствами (передача информации на большие расстояния)
Обобщенно любое периферийное устройство можно представить в виде:
Буферная память и логика управления связана с модулями ввода-вывода условными сигналами (условные так как для связи с модулями ввода-вывода используется 'малый' интерфейс).
Модули ввода-вывода
Основные функции модулей ввода-вывода:
Локализация данных (выделение некоторого адресного пространства внутри которого процессор может через модуль ввода-вывода управлять периферийными устройствами).
Управление и синхронизация (модуль ввода-вывода с одной стороны подключен 'большим' интерфейсом к высокоскоростной шине, к которой также подключены память и процессор, а с другой стороны 'малым' интерфейсом к медленным устройствам (к периферии), у которых могут быть специфические сигналы управления и синхронизации).
Обмен информацией
○ Распознавание команд
○ Пересылка данных (от периферии в процессор либо в память и обратно)
○ Извещение о состоянии (извещение процессора о состоянии периферийных устройств)
○ Буферизация данных
Обнаружение ошибок (и извещение об этом процессора)
Ввод-вывод с опросом
Плюсы: простота.
Минусы: процессор постоянно занимает шину; процессор не делает ничего полезного, он занят ожиданием устройства ввода, которое может генерировать информацию миллионы тактов процессора.
Ввод-вывод с прерываниями
Плюсы: процессор не ждет периферия сгенерирует новую информации.
Минусы: процессору приходится перекидывать информацию в основную память через себя.
Метод состоит из двух частей:
Инициализация прерывания (сообщить модулю ввода-вывода, что мы ждем информацию от какого-то периферийного устройства, после чего разрешаем прерывания от этого модуля ввода-вывода).
Обработка прерывания (процесс просыпается и начинает читать из регистра состояний модули ввода-вывода).
Прямой доступ к памяти.
(ПДП или Direct Memory Access — DMA)
Плюсы: процессор не занимается пересылкой данных.
Минусы: сложность реализации в высокопроизводительных системах с виртуальной и кэш памятью
Контроллер прямого доступа к памяти — это устройство, которое берет на себя задачу переброски информации из периферийных устройств в основную память либо наоборот из основной памяти в периферийное устройство в обход процессора.
Получение доступа к шине КПДП:
Периферийное устройство по специальной линии делает запрос контроллеру прямого доступа к памяти о том, что нужно передать данные в основную память.
КПДП формирует сигнал Запрос ПДП, который отправляется в центральный процессор.
ЦП видит запрос прямого доступа к памяти, отключается от системной шины и формирует сигнал Подтверждения ПДП
КПДП выполняет пересылку данных.
Либо из центрального процессора, либо из периферийного устройства (в зависимости от конфигурации системы) КПДП получит адрес, с которого начнется запись в основную память (в случае переброски информации из периферийных устройств в основную память).
Передача данных из периферийного устройства в основную память:
КПДП запрашивает данные у периферийного устройства;
Периферийное устройство передает информацию в регистр данных;
КПДП выставляет адрес основной памяти;
КПДП передает информацию из регистра данных в основную память;
Уменьшается значение счетчика данных;
Увеличивается адрес;
Пока не закончился счетчик к пункту 1.
В одном устройстве может быть несколько DMA, если есть несколько шин.
DMA могут работать в разных режимах (режимы отличаются тем, насколько долго захватывают шину, то есть останавливают передачу информации между другими блоками системы):
Взрывной режим (Burst mod) — контроллер захватывает шину пока не закончит свои дела;
Прозрачный режим — контроллер осуществляет пересылку информации только тогда, когда никто другой не занимает шину; ● Делать по одно посылке за раз и отпускать шину на арбитраж.